[发明专利]一种制备金属栅电极的方法

说明书

技术领域

本发明涉及微电子超深亚微米技术互补金属氧化物半导体器件(CMOS)及超大规模集成技术领域，尤其涉及一种用于超深亚微米技术互补金属氧化物半导体器件以及电路的金属栅电极的制备方法。

背景技术

自从第一个晶体管发明以来，经过半个多世纪的飞速发展，晶体管的横向和纵向尺寸都迅速缩小。根据国际半导体技术发展蓝图(ITRS)的预测，到2018年晶体管的特征尺寸将达到7nm。尺寸的持续缩小使晶体管的性能(速度)不断提高，也使得我们能够在相同面积的芯片上集成更多的器件，集成电路的功能越来越强，同时降低了单位功能成本。

在集成电路的发展中，多晶硅作为栅电极已有四十多年的历史，但是当传统的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和PMOS管硼穿透效应以及过高的栅电阻，这将阻碍晶体管性能的提升，成为进一步提高互补金属氧化物半导体(CMOS)器件性能的瓶颈。

为了解决这些问题，研究人员进行了大量的研究工作以寻找合适的替代技术。而金属栅被认为是最有希望的替代技术。用金属作栅电极，可以从根本上消除多晶硅栅耗尽效应和PMOS管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。

另外，研究发现当栅介质为Ta₂O₅或ZrO₂等高介电常数栅介质时，多晶硅栅的热稳定性变得比较差，并且会产生费米钉扎效应，使得栅功函数很难被调节，成为引入高介电常数栅介质的一个障碍。

而金属栅则能很好的与高介电常数栅介质兼容，有效地克服费米钉扎效应。因此金属栅制备技术和方法成为非常重要的研究内容。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种用于超深亚微米互补金属氧化物半导体器件和电路的栅功函数可调的金属栅电极的制备方法，以达到调节栅电极的功函数的目的。

(二)技术方案

为达到上述目的，本发明提供了一种制备金属栅电极的方法，该方法包括：

局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入¹⁴N⁺；

漂净注入前氧化膜，栅氧化，并沉积多晶硅；

光刻、刻蚀形成多晶硅栅电极；

注入杂质，并进行杂质激活；

淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；

选择去除未反应的金属镍Ni。

上述方案中，所述局部氧化隔离或浅槽隔离的步骤中，氧化温度为1000℃，隔离层厚度为3000至所述注入前氧化的步骤中，氧化厚度为100至所述注入^14N+的步骤中，注入条件为：注入能量为10至30Kev，注入剂量为1×10¹⁴至6×10¹⁴cm^-2。

上述方案中，所述漂净注入前氧化膜的步骤中，采用体积比为H₂O∶HF＝9∶1的溶液进行漂洗，然后采用3^#腐蚀液清洗10分钟，1^#腐蚀液清洗5分钟，HF/异丙醇IPA溶液室温下浸渍5分钟；该3^#腐蚀液是体积比为5∶1的H₂SO₄与H₂O₂溶液；该1^#腐蚀液是体积比为0.8∶1∶5的NH₄OH+H₂O₂+H₂O溶液。

上述方案中，所述栅氧化并沉积多晶硅的步骤中，栅氧化的厚度为15至沉积多晶硅采用化学气相淀积LPCVD方法，沉积的多晶硅的厚度为1000至

上述方案中，所述在光刻、刻蚀形成多晶硅栅电极之前进一步包括：去背面多晶硅，并漂净背面氧化层，然后进行背面注入，注入杂质³¹P，注入能量为50至100Kev，注入剂量为3×10¹⁵至6×10¹⁵cm^-2。

上述方案中，所述在光刻、刻蚀形成多晶硅栅电极的步骤包括：采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。