[发明专利]一种容错存储器及其纠错容错方法有效
申请号: | 200710176138.7 | 申请日: | 2007-10-19 |
公开(公告)号: | CN101414489A | 公开(公告)日: | 2009-04-22 |
发明(设计)人: | 王达;胡瑜;李华伟;李晓维 | 申请(专利权)人: | 中国科学院计算技术研究所 |
主分类号: | G11C29/24 | 分类号: | G11C29/24;G11C29/42 |
代理公司: | 北京泛华伟业知识产权代理有限公司 | 代理人: | 王 勇 |
地址: | 100080北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 容错 存储器 及其 纠错 方法 | ||
1.一种容错存储器,包括:第1层存储器阵列、第1层译码逻辑、公 有冗余行、公有冗余列、第1层存储器纠错容错电路和用于全局容错的全 局冗余结构,所述第1层存储器阵列由若干个第0层存储器组成;所述第 0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有 冗余列和第0层存储器纠错容错电路;所述第0层存储器阵列由若干个存 储器字组成;在第1层存储器结构中使用的所述公有冗余行和所述公有冗 余列与在第0层中使用的所述私有冗余行和所述私有冗余列的冗余结构相 同;所述容错存储器结构制作在具有三维互连结构的硅片上。
2.根据权利要求1所述的容错存储器,其特征在于,所述全局冗余 结构包括由第0层存储器构成的基本冗余单元阵列、全局译码逻辑和全局 纠错容错电路。
3.根据权利要求1或2所述的容错存储器,其特征在于,所述存储 器字包括数据位和纠错码位。
4.根据权利要求3所述的容错存储器,其特征在于,所述全局冗余 结构的冗余粒度为第0层存储器。
5.一种用于权利要求1所述存储器的容错纠错方法,其特征在于包 括如下步骤:
1)使用第0层存储器纠错容错电路对所有第0层存储器进行自测试, 如发现硬故障,则分析第0层存储器内含有的可用私有冗余行和冗余列, 判定是否存在冗余单元可以对故障处进行替换;如果判定为是,则利用私 有冗余行和冗余列进行替换,如判定为否,则将故障报告给第1层存储器 中的纠错容错电路;
2)分析第1层存储器内含有的可用公有冗余行和冗余列,判定是否 存在冗余单元可以对第0层存储器上报的故障进行替换,如判定为是,则 利用公有冗余行和冗余列进行替换;如判定为否,则不修复所述故障。
6.根据权利要求5所述的容错纠错方法,其特征在于,所述步骤1) 中,当发现软故障时,利用存储器字中的纠错码进行纠正。
7.一种用于权利要求1所述存储器的容错纠错方法,其特征在于, 所述容错存储器还包括用于全局容错的全局冗余结构,该全局冗余结构包 括由第0层存储器构成的基本冗余单元阵列、全局译码逻辑和全局纠错容 错电路;
1)使用第0层存储器纠错容错电路对所有第0层存储器进行自测试, 如发现硬故障,则分析第0层存储器内含有的可用私有冗余行和冗余列, 判定是否存在冗余单元可以对故障处进行替换;如果判定为是,则利用私 有冗余行和冗余列进行替换,如判定为否,则将故障报告给第1层存储器 中的纠错容错电路;
2)分析第1层存储器内含有的可用公有冗余行和冗余列,判定是否 存在冗余单元可以对第0层存储器上报的故障进行替换,如判定为是,则 利用公有冗余行和冗余列进行替换;如判定为否,则将故障报告给全局存 储器中的纠错容错电路,进入步骤3);
3)分析全局冗余器件内含有的基本冗余单元阵列,判定该基本冗余 单元阵列中是否存在冗余的第0层存储器可以对第1层存储器上报的故障 进行替换,如判定为是,则利用所述基本冗余单元阵列中冗余的第0层存 储器进行替换;如判定为否,则不修复所述故障。
8.根据权利要求7所述的容错纠错方法,其特征在于,所述步骤1) 中,当发现软故障时,利用存储器字中的纠错码进行纠正。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所,未经中国科学院计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710176138.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种超微漆包铜圆线的生产工艺
- 下一篇:模糊音输入方法及装置