[发明专利]一种多核处理器及其变频装置和核间通信方法

说明书

技术领域

本发明涉及多处理器技术领域，特别是涉及多核处理器及其低功耗处理装置和方法技术领域，更具体地说，本发明涉及一种多核处理器及其变频装置，以及多核处理器中多个处理器间的通信方法。

背景技术

在处理器芯片的设计中，功耗已经成为继处理器性能之外的另一个重要的技术指标，无论是在通用处理器领域还是在嵌入式处理器领域，低功耗的处理器设计都有着广泛的需求和应用空间。

由于处理器功耗跟处理器的时钟频率成正比关系，因此，在处理器运行过程中根据运行程序的需要，动态地改变处理器的频率已经成为降低处理器功耗的一个有效手段。

多核处理器已经成为目前一个处理器发展的重要趋势，在多核处理器中，每个处理器核根据自身负载和要求的不同进行实时的频率调整，从而可以有效地降低功耗。

在现有技术中，有的多核处理器对所有处理器核采用同一个时钟，因此进行频率调节时只能对所有处理器核一起进行调节，但这种方式对降低整个处理器功耗的空间有限。

另一种方式是对每个处理器核采用不同的时钟，这样每个处理器核就可以根据自身的情况进行动态的频率调整，从而可以更好地节省处理器功耗。但是，由于每个处理器核采取了不同的时钟频率，因此当处理器核与处理器核之间进行数据通信时只能以异步时钟域通信的方式来解决，这样就影响了处理器核相互之间交换数据和通信的效率，降低了处理器整体的性能。

发明内容

为解决现有技术中存在的问题，本发明提供一种多核处理器及其变频装置，以及多核处理器中多个处理器间的通信方法，其在多核处理器中支持动态降低时钟频率，并保持处理器核与处理器核之间进行时钟同步通信。

为实现本发明目的而提供的一种多核处理器，包括多个处理器核，每个处理器核包括一变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元；

所述状态转换机的输出端连接到多路选择器的数据输入端；

所述变频系数寄存器用于保存处理器核当前的变频系数，其输出端连接到多路选择器的选择输入端；

所述多输入或门一方面接收多路选择器的输出作为它的输入之一，一方面接收来自其它处理器核向该处理器核发送的数据有效位作为它的输入；

所述时钟门控电路单元一方面接收处理器核的公共原始时钟作为它的时钟输入端，另一方面接收多输入或门的输出作为它的门控使能端，对原始时钟进行控制。

所述状态转换机可以包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数。

所述时钟门控电路单元可以包括一个两输入的与门。

所述门控时钟电路单元也还可以包括一时钟下降沿采样的锁存器或寄存器。

为实现本发明目的还提供一种处理器核中的变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元；

所述状态转换机的输出端连接到多路选择器的数据输入端；

所述变频系数寄存器用于保存处理器核当前的变频系数，其输出端连接到多路选择器的选择输入端；

所述多输入或门一方面接收多路选择器的输出作为它的输入之一，一方面接收来自其它处理器核向该处理器核发送的数据有效位作为它的输入；

所述时钟门控电路单元一方面接收处理器核的公共原始时钟作为它的时钟输入端，另一方面接收多输入或门的输出作为它的门控使能端，对原始时钟进行控制。

所述状态转换机可以包括一多位寄存器以及相应的状态转换逻辑，所述寄存器的每位分别独立对应一种变频系数。

所述时钟门控电路单元可以包括一个两输入的与门。

所述门控时钟电路单元也还可以包括一时钟下降沿采样的锁存器或寄存器。

为实现本发明目的还提供一种多核处理器中处理器核之间进行时钟同步的数据通信方法，多核处理器中包括多个处理器核，包括下列步骤：

步骤A，第一处理器核向第二处理器核发送数据，其中所述数据包括一位的数据有效位以及多位的数据内容；

步骤B，第二处理器核的变频装置接收到第一处理器核发送的数据有效位，使得与之相连的多输入或门的输出状态变为有效，即为1；此时门控时钟相当于不受变频系数控制器的影响，输出时钟由变频时钟恢复到公共原始时钟。