[发明专利]一种多核处理器及其变频装置和核间通信方法

权利要求书

1.一种多核处理器，包括多个处理器核，其特征在于，所述每个处理器核包括一变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元；

所述状态转换机的输出端连接到所述多路选择器的数据输入端；

所述变频系数寄存器用于保存所述处理器核当前的变频系数，其输出端连接到所述多路选择器的选择输入端；

所述多输入或门接收所述多路选择器的输出作为它的输入之一，并接收来自其它处理器核向所述处理器核发送的数据有效位作为它的输入；

所述时钟门控电路单元接收所述处理器核的公共时钟作为它的时钟输入端，并接收多所述输入或门的输出作为它的门控使能端，对原始时钟进行控制。

2.根据权利要求1所述的多核处理器，所述状态转换机包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数。

3.根据权利要求1所述的多核处理器，所述时钟门控电路单元包括一个两输入的与门。

4.根据权利要求1所述的多核处理器，所述门控时钟电路单元还包括一时钟下降沿采样的锁存器或寄存器。

5.一种处理器核中的变频装置，其特征在于，包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元；

所述状态转换机的输出端连接到所述多路选择器的数据输入端；

所述变频系数寄存器用于保存所述处理器核当前的变频系数，其输出端连接到所述多路选择器的选择输入端；

所述多输入或门接收多路选择器的输出作为它的输入之一，并接收来自其它处理器核向所述处理器核发送的数据有效位作为它的输入；

所述时钟门控电路单元接收所述处理器核的公共原始时钟作为它的时钟输入端，并接收所述多输入或门的输出作为它的门控使能端，对原始时钟进行控制。

6.根据权利要求5所述的变频装置，其特征在于，所述状态转换机包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数。

7.根据权利要求5所述的变频装置，其特征在于，所述时钟门控电路单元包括一个两输入的与门。

8.根据权利要求5所述的变频装置，其特征在于，所述门控时钟电路单元还包括一时钟下降沿采样的锁存器或寄存器。

9.一种多核处理器中处理器核之间进行时钟同步的数据通信方法，多核处理器中包括多个处理器核，包括下列步骤：

步骤A，第一处理器核向第二处理器核发送数据，所述数据包括一位的数据有效位以及多位的数据内容；

步骤B，第二处理器核的变频装置接收到第一处理器核发送的数据有效位，将与之相连的多输入或门的输出状态变为有效，输出时钟由变频时钟恢复到公共原始时钟；

步骤C，第二处理器核采用所述公共原始时钟，对第一处理器核发送过来的数据内容进行采样。

10.根据权利要求9所述的数据通信方法，其特征在于，所述步骤A之前还包括下列步骤：

通过改写第一处理器核以及第二处理器核的变频装置中变频系数寄存器的值，第一处理器核和第二处理器核分别工作在设定的时钟频率。

11.根据权利要求10所述的数据通信方法，其特征在于，所述时钟频率是处理器的公共原始时钟频率，或者是进行变频后的时钟频率。

12.根据权利要求9所述的数据通信方法，其特征在于，所述步骤C之后还包括下列步骤：

第二处理器核接收完第一处理器核发来的数据后，第一处理器核的数据发送有效位变为无效，第二处理器核的变频装置中的门控时钟电路重新受变频系数寄存器里所控制。