[发明专利]一种含有光敏三极管器件的CMOS电路制造方法

说明书

技术领域

本发明涉及一种CMOS制造工艺，特别涉及一种含有光敏三极管器件的CMOS电路制造方法。 

背景技术

含有光敏三极管的CMOS电路，通常用在光控制的电路上，如打印机、复印机、照相机及安保系统等。现有技术中，这种电路都使用光敏三极管的分立器件与CMOS电路组装而成，所以存在着面积大、可靠性差的问题。 

发明内容

针对现有技术中的上述问题，本发明的目的就在于提供一种能够减小集成电路面积、提高可靠性的含有光敏三极管器件的CMOS电路制造方法。 

因此，本发明提供一种含有光敏三极管器件的CMOS电路制造方法，其在常规的CMOS电路制造基础上，采用硼双电荷注入技术形成所述光敏三极管的基区，并且使所述光敏三极管的发射极和集电极16’与CMOS工艺的N+源漏区16兼容，使所述光敏三极管的基区接头17’与CMOS工艺的P+源漏区17兼容，且所述光敏三极管的集电区制作在CMOS的N阱上；所述硼双电荷注入，是向硅片内注入带有两个电荷的硼原子量为5.5的离子，即^5.5B²⁺。 

优选地，所述硼双电荷注入的剂量约为2～5E12atoms/cm²量级，其注入能量约为120KEV～140KEV。 

在按照所述常规的CMOS工艺制造CMOS的N⁺区时，具体为：对所述N⁺区进行光刻、向所述N⁺区注入元素磷，其注入能量为70KEV且注入的剂量为6E15atoms/cm²，以形成NMOS管的N⁺源漏区16，所述NMOS管的N+源漏区16同时也为所述光敏三极管的发射极和集电极16’；对P⁺区进行光刻、向P⁺区注入元素硼，其注入能量为35KEV且注入剂量为2E15atoms/cm²，以形成PMOS管源漏区17，所述PMOS管源漏区17同时也为所述光敏三极管的基区接头17’。 

本发明的含有光敏三极管器件的CMOS电路制造方法，包括以下步骤： 

1)选取晶向为N型<100>、电阻率为4-7欧姆厘米的半导体硅抛光硅片作为衬底1； 

2)用热生长方法在所述衬底1上生长一层近40nm的基氧2； 

3)采用低压化学气相淀积方法在所述基氧2上淀积一层近150nm的氮化硅3； 

4)在所述氮化硅3上光刻P阱、刻蚀P阱氮化硅，形成CMOS的P阱图形，然后进行P阱注入，实现P阱掺杂； 

5)进行1100℃、500分钟的P阱推进，及选择性氧化、湿法腐蚀氮化硅，形成P阱5； 

6)进行N阱光刻、N阱注入及N阱推进，以形成CMOS的N阱6，所述注入元素为磷，注入能量为150KEV且注入剂量为2～5E12atoms/cm²量级，所述推进的条件为温度1100℃和时间780分钟； 

7)用12％的氢氟酸腐蚀光所有硅上的二氧化硅，硅片上只留下所述P阱5和N阱6图形； 

8)在步骤7)所得到的器件上重新生长基氧8和氮化硅9； 

9)在所述氮化硅9上光刻有源区、刻蚀场区上的氮化硅9，以使电路所有的有源区上都有氮化硅覆盖，其他部分作为场区； 

10)光刻NMOS管场区、N场区注入10，然后去除光刻胶、热生长一层近750nm的场氧化层，所述热生长的条件为温度1000℃和时间150分钟；三层腐蚀：先用12％氢氟酸腐蚀掉在场氧化时氮化硅被转化成的二氧化硅，然后用热磷酸腐蚀氮化硅，再用12％氢氟酸腐蚀基氧；然后再以温度900℃和时间50分钟的条件生长一层近40nm的预栅氧； 

11)光刻光敏三极管基区13，形成光敏三极管基区图形12、对光敏三极管基区13进行硼双电荷注入，双电荷注入剂量约为2～5E12atoms/cm²量级，注入能量约为120KEV～140KEV，然后腐蚀掉预栅氧，在900℃、60分钟的条件下热氧化一层近25nm的栅氧化层14； 

12)在625℃的条件下淀积45nm的多晶、光刻多晶、多晶PoCL₃ 掺杂、干法刻蚀多晶15，形成CMOS管的栅极；