[发明专利]一种含有光敏三极管器件的CMOS电路制造方法

权利要求书

1.一种含有光敏三极管器件的CMOS电路制造方法，其特征在于，在常规的CMOS电路制造基础上，采用硼双电荷注入技术在CMOS的N阱(6)上形成所述光敏三极管的基区(13)，并且向N⁺区注入磷元素以形成CMOS工艺的N+源漏区(16)，同时还形成光敏三极管的发射极和集电极(16’)，从而使所述光敏三极管的发射极和集电极(16’)与CMOS工艺的N+源漏区(16)兼容，以及向P⁺区注入硼元素以形成CMOS工艺的P+源漏区(17)，同时还形成光敏三极管的基区接头(17’)，从而使所述光敏三极管的基区接头(17’)与CMOS工艺的P+源漏区(17)兼容，且所述光敏三极管的集电区制作在CMOS的N阱上；

所述硼双电荷注入，是向硅片内注入带有两个电荷的硼原子量为5.5的离子，即^5.5B²⁺。

2.根据权利要求1所述的制造方法，其特征在于，所述硼双电荷注入的剂量为2～5E12atoms/cm²量级，其注入能量为120KEV～140KEV。

3.根据权利要求1所述的制造方法，其特征在于，在按照所述常规的CMOS工艺制造CMOS的N⁺区时，具体为：对所述N⁺区进行光刻、向所述N⁺区注入元素磷，其注入能量为70KEV且注入的剂量为6E15atoms/cm²，以形成NMOS管的N+源漏区(16)，所述NMOS管的N+源漏区(16)同时也为所述光敏三极管的发射极和集电极(16’)；对P⁺区进行光刻、向P⁺区注入元素硼，其注入能量为35KEV且注入剂量为2E15atoms/cm²，以形成PMOS管源漏区(17)，所述PMOS管源漏区(17)同时也为所述光敏三极管的基区接头(17’)。

4.根据权利要求1所述的制造方法，其特征在于，包括以下步骤：

1)选取晶向为N型<100>、电阻率为4-7欧姆厘米的半导体硅抛光硅片作为衬底(1)； 

2)用热生长方法在所述衬底(1)上生长一层近40nm的基氧(2)；

3)采用低压化学气相淀积方法在所述基氧(2)上淀积一层近150nm的氮化硅(3)；

4)在所述氮化硅(3)上光刻P阱、刻蚀P阱氮化硅，形成CMOS的P阱图形，然后进行P阱注入，实现P阱掺杂；

5)进行1100℃、500分钟的P阱推进，及选择性氧化、湿法腐蚀氮化硅，形成P阱(5)；

6)进行N阱光刻、N阱注入及N阱推进，以形成CMOS的N阱(6)，所述注入元素为磷，注入能量为150KEV且注入剂量为2～5E12atoms/cm²量级，所述推进的条件为温度1100℃和时间780分钟；

7)用12％的氢氟酸腐蚀光所有硅上的二氧化硅，硅片上只留下所述P阱(5)和N阱(6)图形；

8)在步骤7)所得到的器件上重新生长基氧(8)和氮化硅(9)；

9)在所述氮化硅(9)上光刻有源区、刻蚀场区上的氮化硅(9)，以使电路所有的有源区上都有氮化硅覆盖，其他部分作为场区；

10)光刻NMOS管场区、N场区注入(10)，然后去除光刻胶、热生长一层近750nm的场氧化层，所述热生长的条件为温度1000℃和时间150分钟；三层腐蚀：先用12％氢氟酸腐蚀掉在场氧化时氮化硅被转化成的二氧化硅，然后用热磷酸腐蚀氮化硅，再用12％氢氟酸腐蚀基氧；然后再以温度900℃和时间50分钟的条件生长一层近40nm的预栅氧； 

11)光刻光敏三极管基区(13)，形成光敏三极管基区图形(12)、对光敏三极管基区(13)进行硼双电荷注入，双电荷注入剂量为2～5E12atoms/cm²量级，注入能量为120KEV～140KEV，然后腐蚀掉预栅氧，在900℃、60分钟的条件下热氧化一层近25nm的栅氧化层(14)；

12)在625℃的条件下淀积45nm的多晶、光刻多晶、多晶PoCL₃掺杂、干法刻蚀多晶(15)，形成CMOS管的栅极；

13)光刻N⁺区、以注入元素为磷、能量为70KEV和注入剂量为6E15atoms/cm²向N⁺区注入以形成NMOS管源漏区(16)，同时还形成光敏三极管的发射极和集电极(16’)；光刻P⁺区、以注入元素硼、注入能量为35KEV和注入剂量为2E15atoms/cm²向P⁺区注入以形成PMOS管源漏区(17)，同时还形成光敏三极管的基区接头(17’)；

14)淀积一层近750nm的硼磷玻璃，硼磷玻璃回流；

15)光刻接触孔，形成电路所有连接孔的图形(21)，湿法腐蚀接触介质，干法刻蚀接触孔介质，以形成倒喇叭口的图形；

16)溅射一层1000nm的铝硅膜、光刻金属化、刻蚀金属化，最后形成电路设计要求的金属化图案(22)；

17)利用常压化学气相淀积APCVD淀积一层1000nm的氮化硅(23)；

18)光刻压点，刻蚀压点氮化硅，然后在420℃，N₂/H₂气氛下合金20分钟。