[发明专利]DRAM中电容层的制作方法

说明书

技术领域

本发明涉及DRAM制作领域，尤其涉及DRAM中电容层的制作方法。

背景技术

动态随机存储器(Dynamic Random Acess MemoryDRAM)是目前电子消费市场常见的一种存储器。目前随着DRAM集成度的不断提高，DRAM器件尺寸缩减的同时，存储量也不断在提高。DRAM是通过存储单元来记录信息。应用的十分广泛的存储单元结构是通过存储单元中的电容储存电荷和释放电荷来记录信息。随着DRAM集成度的提高，它的制作逐步走向更高的集成电路技术节点。在这种高技术节点的DRAM制程中，电容层的制作相对其他电路层的制作在平面上X-Y方向的制作空间更小。

例如以0.11um的DRAM电容层制作方法为例，请参阅图1电容层光刻胶图。阴影部分1为光刻胶。dy的半线宽(half-pitch)为100nm，dx的半线宽(half-pitch)为200nm。可见，电容层的制作线宽在两个方向都十分窄，这就在很大程度上增加了电容层的制作时的困难。较小的线宽会给电容层制作过程中的刻蚀、淀积还有填充工艺增加困难。

发明内容

本发明的目的在于提供DRAM中电容层的制作方法，以解决在制作高技术节点的电容层时较小的线宽给制作过程带来的困难，同时可增大电容层电容容量。

为解决上述技术问题，本发明的DRAM中电容层的制作方法，它包括以下步骤：步骤1：将光刻胶呈国际象棋棋盘中黑格或白格的排列方式显影在具有保护层的DRAM晶片上，且相邻光刻胶之间具有间隙；步骤2：依照步骤1中光刻胶图案，蚀刻保护层，保留光刻胶下保护层部分，形成呈国际象棋棋盘中黑格或白格的排列方式的保护块；步骤3：淀积绝缘层，去除保护块顶部以及保护块之间的绝缘物，保留保护块侧边的绝缘物；步骤4：挖掉保护块，保留保护块侧边的绝缘物，形成绝缘物竖框；步骤5：淀积底部电极层，去除绝缘物竖框顶部的底部电极层部分；步骤6：淀积介质层，淀积顶部电极。

步骤3中去除保护块顶部以及保护块之间的绝缘物，保留保护块侧边的绝缘物是通过非各向异性蚀刻。步骤5中去除绝缘物竖框顶部的底部电极层部分是采用化学机械抛光去除。采用化学机械抛光去除绝缘物竖框顶部的底部电极层部分时可先在绝缘物竖框中填充化学机械抛光缓冲剂，在化学机械抛光之后去除所述缓冲剂。缓冲剂可选择光刻胶。保护层材料为硅氧化物。绝缘物采用氮化物，氮化物为氮化硅。

与现有DRAM中电容层制作方法相比，本发明DRAM中电容层制作方法采用的国际象棋棋盘中黑格或白格的光刻胶排列方式，可为后续电容层制作扩大一倍电容层制作线宽，解决线宽窄给后续制作过程带来的困难。通过挖掉光刻胶下的晶片保护层来制作电容，可有效利用电容层面积提高电容层电容容量。

附图说明

下面结合附图和具体实施方式对本发明方法作进一步详细的说明：

图1为现有技术电容层光刻胶制作图。

图2为本发明电容层光刻胶制作图。

图3为图2所示电容层光刻胶制作图沿图2中A-B线的横截面图。

图4为图3中保护层蚀刻后的图形。

具体实施方式

本发明的DRAM中电容层制作方法包括以下六个步骤。

步骤1：将光刻胶呈国际象棋棋盘中黑格或白格的排列方式显影在具有保护层的DRAM晶片上，且相邻光刻胶之间具有间隙。请参阅图2，图2中阴影部分2为光刻胶，当光刻胶如图2显影在具有保护层的DRAM晶片上时，以0.11um技术节点的DRAM电容层制作为例，dy的半线宽为200nm，dx的半线宽为400nm，可见此种光刻胶的制作方法，可让电容层制作线宽增大一倍。

步骤2：依照步骤1中光刻胶图案，蚀刻保护层3，保留光刻胶2下保护层部分，形成呈国际象棋棋盘中黑格或白格的排列方式的保护块5。请参见图3中的截面图，对光刻胶2下的保护层3进行蚀刻。请参见图4，蚀刻后的保护层3会变成呈国际象棋棋盘中黑格或白格的排列方式的保护块5分布在DRAM晶片11上。

步骤3：淀积绝缘层，去除保护块顶部以及保护块之间的绝缘物，保留保护块侧边的绝缘物。请参阅图5，在图4中的保护块5上淀积绝缘层4，通过非各向异性蚀刻来去除保护块5顶部以及保护块之间的绝缘物，保留保护块5侧边的绝缘物4。

步骤4：挖掉保护块，保留保护块侧边的绝缘物，形成绝缘物竖框。挖掉图4中保护块5，则绝缘物4则会形成呈国际象棋棋盘上黑格或白格的排列方式的绝缘物竖框6，图6为这种绝缘物竖框的横截面图。