[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件，它包括含有镍或镍合金的硅化物区域的n沟道MISFET(金属绝缘体半导体场效应晶体管)。

背景技术

例如在SoC(芯片上系统)器件等中，在采用通过自己整合处理(SAlicide：自对准硅化物)在栅极、源极和漏极上形成镍或镍合金的硅化物区域的n沟道MISFET。

而且，下面给出在MISFET上设置镍硅化物区域的现有技术文献。

(专利文献1)JP特开2005-150267号公报

发明内容

MISFET大多是主表面的面方向是在成为(100)面的(100)硅基板的主表面上形成的。此外，在n沟道MISFET中，源极和漏极的结合方向，即沟道长度方向一般设置成平行于结晶方向<110>。在n沟道MISFET中，如果沟道长度方向平行于结晶方向<110>，与平行于其它结晶方向的情况相比，提高了移动性。

可是，根据本发明人的研究判断，在沟道长度方向平行于结晶方向<110>的n沟道MISFET中，在源极和漏极上形成镍或镍合金的硅化物区域时，使截止漏电流容易增加，成品率降低。根据本研究认为，热不稳定的镍或镍合金的硅化物区域通过热处理沿着结晶方向<110>异常生长，直到超过源极和漏极的区域并侵蚀沟道区域，这是截止漏电流增加的原因。

鉴于上述问题设计了本发明，本发明的目的是提供一种半导体器件，在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，截止漏电流难以增加。

根据本申请第1方面的发明，一种半导体器件包括：具有面方向为(100)面的主表面的半导体基板；和在所述主表面上形成的n沟道MISFET(金属绝缘体半导体场效应晶体管)；所述n沟道MISFET包含在所述主表面内形成的源极和漏极、以及在所述源极和漏极的至少一个的表面上形成的含有镍或镍合金的硅化物区域，所述n沟道MISFET的沟道长度方向设置成平行于所述半导体基板的结晶方向<100>。

根据本申请第2方面的发明，一种半导体器件包括：具有面方向为(100)面的主表面的半导体基板；在所述主表面上形成的n沟道MISFET(金属绝缘体半导体场效应晶体管)；和在所述主表面内的所述n沟道MISFET的周围区域中形成的元件隔离膜；所述n沟道MISFET包含在所述主表面内形成的源极和漏极、以及在所述源极和漏极的至少一个的表面上形成的含有镍或镍合金的硅化物区域，在所述元件隔离膜中，在所述n沟道MISFET的沟道宽度方向上，与所述源极和漏极邻接的部分的表面比所述源极和漏极的表面低，所述n沟道MISFET的沟道长度方向设置成平行于所述半导体基板的结晶方向<100>。

根据本申请第6方面的发明，一种半导体器件包括：具有面方向为(100)面的主表面的半导体基板；和在所述主表面上形成的第一和第二n沟道MISFET(金属绝缘体半导体场效应晶体管)；所述第一n沟道MISFET包含在所述主表面内形成的第一源极和第一漏极、以及在所述第一源极和第一漏极的至少一个的表面上形成的含有镍的第一硅化物区域，所述第二n沟道MISFET包含在所述主表面内形成的第二源极和第二漏极、以及在所述第二源极和第二漏极的至少一个的表面上形成的含有镍的第二硅化物区域，所述第一和第二n沟道MISFET的各沟道长度方向设置成平行于所述半导体基板的结晶方向<100>，所述第一硅化物区域是NiSi₂，所述第二硅化物区域是NiSi。

根据本申请第1方面的发明，n沟道MISFET的沟道长度方向设置成平行于半导体基板的结晶方向<100>。由于镍或镍合金的硅化物区域难以在结晶方向<100>的方向上延伸，所以即使在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，也可以获得截止漏电流难以增加的半导体器件。