[发明专利]半导体器件有效
| 申请号： | 200710167664.7 | 申请日： | 2007-07-03 |
| 公开（公告）号： | CN101140954A | 公开（公告）日： | 2008-03-12 |
| 发明（设计）人： | 山口直;柏原庆一朗;奥平智仁;堤聪明 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/10;H01L29/04;H01L29/43;H01L27/04;H01L27/088 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王岳;刘宗杰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 | ||
1.一种半导体器件，包括：
具有面方向为(100)面的主表面的半导体基板；和
在所述主表面上形成的n沟道MISFET(金属绝缘体半导体场效应晶体管)；
所述n沟道MISFET包含在所述主表面内形成的源极和漏极、以及在所述源极和漏极的至少一个的表面上形成的含有镍或镍合金的硅化物区域，
所述n沟道MISFET的沟道长度方向设置成平行于所述半导体基板的结晶方向<100>。
2.一种半导体器件，包括：
具有面方向为(100)面的主表面的半导体基板；
在所述主表面上形成的n沟道MISFET(金属绝缘体半导体场效应晶体管)；和
在所述主表面内的所述n沟道MISFET的周围区域中形成的元件隔离膜；
所述n沟道MISFET包含在所述主表面内形成的源极和漏极、以及在所述源极和漏极的至少一个的表面上形成的含有镍或镍合金的硅化物区域，
在所述元件隔离膜中，在所述n沟道MISFET的沟道宽度方向上，与所述源极和漏极邻接的部分的表面比所述源极和漏极的表面低，
所述n沟道MISFET的沟道长度方向设置成平行于所述半导体基板的结晶方向<100>。
3.根据权利要求1或2的半导体器件，其特征在于所述硅化物区域是NiSi2。
4.根据权利要求1或2的半导体器件，其特征在于至少所述半导体基板中在形成所述源极和漏极的所述主表面附近含有硅和锗。
5.根据权利要求1或2的半导体器件，其特征在于所述n沟道MISFET还含有在所述主表面上形成的栅极绝缘膜和栅电极的叠层构造以及在所述栅电极表面上形成的、含有镍的栅极硅化物区域，
所述栅极硅化物区域是NiSi。
6.一种半导体器件，包括：
具有面方向为(100)面的主表面的半导体基板；和
在所述主表面上形成的第一和第二n沟道MISFET(金属绝缘体半导体场效应晶体管)；
所述第一n沟道MISFET包含在所述主表面内形成的第一源极和第一漏极、以及在所述第一源极和第一漏极的至少一个的表面上形成的含有镍的第一硅化物区域，
所述第二n沟道MISFET包含在所述主表面内形成的第二源极和第二漏极、以及在所述第二源极和第二漏极的至少一个的表面上形成的含有镍的第二硅化物区域，
所述第一和第二n沟道MISFET的各沟道长度方向设置成平行于所述半导体基板的结晶方向<100>，
所述第一硅化物区域是NiSi2，
所述第二硅化物区域是NiSi。
7.根据权利要求6所述的半导体器件，其特征在于
所述第一n沟道MISFET还包含在所述主表面上形成的第一栅极绝缘膜和第一栅电极的第一叠层结构以及在所述第一栅电极表面上形成的、含有镍的第一栅极硅化物区域；
所述第二n沟道MISFET还包含在所述主表面上形成的第二栅极绝缘膜和第二栅电极的第二叠层结构以及在所述第二栅电极表面上形成的、含有镍的第二栅极硅化物区域，
所述第一和第二栅极硅化物区域是NiSi。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710167664.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
