[发明专利]多堆叠封装及其制造方法

说明书

技术领域

本发明涉及一种半导体芯片封装及其制造方法，更特别地，涉及具有多个堆叠的半导体芯片的多堆叠封装(multi stack package，MSP)及其制造方法。

背景技术

随着半导体工业的发展，电子器件变得更小、更轻和多功能。多堆叠封装(MSP)已发展为将多个半导体器件(或芯片)结合到一个单元封装中。如在这里所用，MSP或封装涉及电子装配。与单个半导体芯片封装相比，MSP具有改进的尺寸、重量和安装面积。

图1为说明传统多堆叠封装(MSP)的结构的横截面图。

参考图1，传统MSP 10具有一种堆叠结构，其中下封装12包括在基板20上由密封剂28覆盖的半导体芯片22，和上封装14包括在基板30上由密封剂38覆盖且具有垂直堆叠和对准的半导体芯片32和34的堆叠模块。焊盘26和36分别形成在基板20和基板30上，用于将基板电连接至外部电路。下封装12经由作为焊盘26和焊盘36之间的接头的焊料球40电连接至上封装14。如在这里所用，接头是导电元件，其提供MSP的两个相对元件之间的电连接。

在图1中说明的MSP 10的结构中，通过下封装12的高度h₁和上封装14的高度h₂部分地确定MSP 10的整个高度h。为了获得MSP 10的小的整个高度h，必须缩减下封装12的高度h₁和上封装14的高度h₂。通过缩减封装12中半导体芯片22的高度和封装14中半导体芯片32和34的高度，通过缩减从半导体芯片22的上表面到密封剂28的上表面的高度和从半导体芯片34的上表面到密封剂38的上表面的高度，或通过缩减基板20和30的厚度可实现上述目的。然而，由于技术限制，这些方法很难应用到封装工艺中。

此外，由于半导体芯片22和密封剂28的高度h₃而必须在下封装12和上封装14之间设置间隙，所以不可能将下封装12和上封装14之间的焊料球40的尺寸缩减为需要的尺寸。因此，限制了焊料球的间距，和于是限制了在基板的有限空间内形成的输入/输出线密度。

发明内容

本发明的实施例提供了一种具有上和下封装的MSP，在上封装的基板中具有凹陷开口。上封装还可包括多个堆叠的半导体芯片。下封装可包括基板和至少一个半导体芯片。在装配期间，部分下封装放置在上封装的基板中的凹陷开口中。有利的结果是具有缩小总高度的两个封装MSP装配。此外，还可以缩小在上封装基板和下封装基板之间的焊料球或其它接头的尺寸和间距。

依照本发明的一方面，提供了一种多堆叠封装，包括第一封装和第二封装，第一封装包括第一基板和第一半导体芯片，第一半导体芯片由第一粘合层安装到第一基板，第一基板具有第一开口，第一开口关于第一半导体芯片在垂直方向上基本对准；和第二封装耦合第一封装，第二封装包括第二基板和第二半导体芯片，第二半导体芯片由第二粘合层安装到第二基板，第二半导体芯片关于第一开口在垂直方向上基本对准，至少一部分第二封装延伸到由第一开口限定的空间中使得多堆叠封装的高度小于与第一封装和第二封装有关的高度之和。

依照本发明的另一方面，提供了一种多堆叠封装的制造方法。该方法包括：在第一基板上安装第一半导体芯片，安装第一半导体芯片包括施加第一粘合层到第一基板；在第二基板上安装第二半导体芯片；密封第二半导体芯片以形成密封的第二半导体芯片；去除一部分第一基板以产生第一开口，第一开口关于第一半导体芯片在垂直方向上基本对准；和将至少一部分密封的第二半导体芯片插入到第一开口中。

依照本发明的另一方面，提供了一种多堆叠封装的制造方法。该方法包括：去除一部分第一基板以产生第一开口；在第一基板上安装第一半导体芯片，第一半导体芯片关于第一开口在垂直方向上基本对准，安装第一半导体芯片包括施加第一粘合层到第一基板；在第二基板上安装第二半导体芯片；密封第二半导体芯片以形成密封的第二半导体芯片；和将至少一部分密封的第二半导体芯片插入到第一开口中。

附图说明

本发明的上述和其它特征和优点将通过参考附图详细描述其示范性实施例变得更显而易见，附图中：

图1为说明传统多堆叠封装(MSP)的结构的横截面图；

图2为依照本发明一实施例的多堆叠封装的横截面图；

图3为依照本发明另一实施例的多堆叠封装的横截面图；

图4为依照本发明又一实施例的多堆叠封装的横截面图；

图5为依照本发明又一实施例的多堆叠封装的横截面图；