[发明专利]半导体器件及其制造方法

说明书

本申请要求享有2006年11月27日提交的韩国专利申请No.10-2006-0117381权益，在此结合其全部内容作为参考。

技术领域

本发明涉及一种半导体器件，更具体地说，本发明涉及一种具有金属/绝缘体/金属(MIM)结构的半导体器件，及其制造方法。

背景技术

半导体器件的存储元件，诸如动态随机存取存储器(DRAM)，在电容器中存储预定数据。

电容器包含介电薄膜，也就是存储节点，插在电极之间，也就是板节点(plate node)之间。

当今，随着半导体器件日益高度集成化，构成存储元件的存储单元面积减小以及半导体器件的工作电压趋于变低。

因此，作为存储元件之一的电容器的投影面积(projection area)减小。然而，尽管投影面积减小，电容器需要保证存储元件工作所需的足够量的电荷。

当电荷量不充足时，将发生许多问题，诸如存储元件中的软错误、短更新时间。

电荷Q的量可以表示为Q＝CV，其中C表示电容的容量，而V表示电容的工作电压。因此，电荷Q的量是由施加到电容器的工作电压以及该电容器的电容C来决定的。

然而，由于存储元件高度集成，同时工作电压逐渐减小，在电容器中产生特定量电荷的唯一方法是增加电容器的电容。

因此，当电容器的投射面积较小时，需要保证足够量的电容。电容C可以由以下的公式1表示。

【公式1】

C＝ε·S/d

在公式1中，C表示电容，ε表示介电薄膜的介电常数，S表示电极板的面积，以及d表示电极板之间的间隙或介电薄膜的厚度。

根据公式1，电容C是与介电薄膜的介电常数ε以及电容器的面积S成正比，并且与电极板之间的介电薄膜的厚度d成反比。

因此，为了获得电容器的高电容，可以增加电极的面积，使用具有高介电常数的介电薄膜或者减小电极之间的间隙，即，最小化该介电薄膜的厚度。

同时，由于半导体器件的高度集成以及高性能需求，可以使用具有金属一绝缘体-金属(MIM)结构的电容器。

图1a示出了根据相关技术的具有MIM结构的半导体器件。

在下结构的状态中，诸如具有TiN/Al/TiN结构的金属线等，MIM结构通过堆叠TiN 11/SiN 12/TiN 13形成。

图1b示出了图1a中环形表示部分的放大的横截面图。为了形成MIM结构，当在MIM结构上进行蚀刻形成TiN 11/SiN 12/TiN 13叠层薄膜完成时，SiN 12的绝缘薄膜位于TiN 11层的左侧。

因此，为了增加电容器的电容，可以选择减小MIM结构的厚度。减小MIM结构的厚度可以通过优化制造工艺来获得。

然而，当MIM结构的厚度降低时，在蚀刻工艺过程中，其有可能将金属在MIM结构局部较薄部分暴露。此时，在使用溅射进行蚀刻工艺期间，部分所蚀刻金属附着到MIM结构的侧墙，使其可能对半导体器件产生较差的影响。进一步地，在蚀刻工艺期间，将损坏MIM结构下面的层。因此，通过减小电容器厚度来增加电容器电容的传统方法受到限制。

发明内容

在一个实施方式中，该半导体器件包括含有金属线的下(lower)结构层；以及在该下结构层上的MIM叠层(stack)；其中MIM叠层包括在含有下结构层的衬底上形成的下金属电极薄膜、含有在所述下金属电极薄膜上形成的第一绝缘薄膜和第二绝缘薄膜的多层介电薄膜、以及形成于所述多介电薄膜上的上金属电极薄膜。

在一个实施方式中，用于制造该半导体器件的方法包括在具有预定的下结构的衬底上形成下金属电极；形成含有在该下金属电极薄膜上形成的第一绝缘薄膜和第二绝缘薄膜的多层介电薄膜；在该多层介电薄膜上形成上金属电极薄膜；以及蚀刻该上金属电极薄膜和多层介电薄膜来形成金属/绝缘体/金属(MIM)结构。

附图说明

在附图中：

图1a和图1b示出了根据相关技术的含有MIM结构的半导体器件的横截面图；以及

图2示出了根据本发明实施方式的半导体器件的横截面图及其形成方法。

具体实施方式

在下文中，将参考附图详细描述根据本发明实施方式的半导体器件及其制造方法。

图2示出了根据本发明实施方式的半导体器件的横截面图及其制造方法。

如图2所示，形成含有金属线的下结构层。在一个实施方式中，下结构层可以是TiN/Al/TiN结构。