[发明专利]制造具有凹槽栅极的半导体器件的方法

说明书

相关申请的交叉引用

本发明要求2006年11月6日提交的韩国专利申请10-2006-0108820的优先权，其全部引入本文作为参考。

技术领域

本发明涉及制造半导体器件的方法，更特别地，涉及制造具有凹槽栅极的半导体器件的方法。

背景技术

随着半导体器件变得高度地集成，单元晶体管的沟道长度减少。此外，随着对衬底的离子注入掺杂浓度增加，由于电场增强导致的结泄漏也增加。因此，难以确保具有典型的平面型晶体管结构的半导体器件的刷新性能。

如此，已经引入三维(3D)凹槽栅极工艺以克服上述限制。根据所述方法，蚀刻衬底中的有源区的一部分以形成增加所述沟道长度的凹槽，并在所述凹槽上形成栅极。

图1A和1B说明包括典型的凹槽栅极的晶体管的显微照片图。图1A说明了有源区的纵向截面图，图1B说明有源区的横向截面图。

参考图1A，在所述衬底11内形成隔离层12以限定有源区，并通过选择性地蚀刻有源区中所述衬底11的一部分形成凹槽13。因为凹槽13增加了沟道长度，所以可以确保半导体器件的刷新性能。然而，随着半导体器件的设计尺寸变得越来越小，凹槽13的临界尺寸(CD)也变得越来越小。因此，凹槽13的外形可能会由于其底部外形的曲率半径降低变得尖锐而变差。

参考图1B，因为凹槽13的底部外形变得尖锐，在隔离层12和凹槽13之间的界面上形成角状物100。因为角状物100可能成为漏泄电流的源，所以所述半导体器件的刷新性能可能变差。因此，已经引入灯泡型凹槽栅极工艺以克服上述限制。根据所述工艺，使凹槽13的底部呈圆形以增加曲率半径。

图2A和2B说明典型的灯泡型凹槽栅极的外形的显微照片图。图2A说明了有源区的纵向截面图，图2B说明有源区的横向截面图。

参考图2A，在衬底21中形成隔离层22以限定有源区，并选择性地蚀刻有源区的一部分以形成灯泡型凹槽区域23。所述灯泡型凹槽区域23形成为具有圆形外形的下部，所述下部在纵向比所述灯泡型凹槽区域23的上部宽。

如图2B所示，由于形成灯泡型凹槽区域23，所以隔离层22和灯泡型凹槽区域23之间的界面上不形成角状物。

同时，应该如下进行灯泡型凹槽区域23的形成。通过选择性地蚀刻衬底21形成具有垂直外形的第一凹槽(未示出)之后，在所述第一凹槽的侧壁上形成钝化层(未示出)以在随后形成第二凹槽(未示出)的刻蚀工艺期间保护所述第一凹槽的侧壁。通过各向同性蚀刻所述第一凹槽的底部形成第二凹槽。

通常，所述钝化层已经为热氧化层比如高温氧化物(HTO)层或低压四乙氧基硅烷(LPTEOS)层。当形成热氧化层作为钝化层的时候，要求工艺时间超过5小时，并且难以控制热氧化层的厚度。此外，通过利用热氧化层形成钝化层的时候，所述第一凹槽底部上钝化层的厚度可能大于其侧壁上的钝化层的厚度，在这种情况下，如果随后的刻蚀工艺的蚀刻目标厚度不足以穿透第一凹槽底部上的厚氧化层，则可能不能形成第二凹槽。

图3说明使用热氧化层作为钝化层的典型工艺的上述问题的显微照片图。

图4A和4B说明典型的灯泡型凹槽栅极的显微照片图，显示称作接缝(400A和400B)的另一个问题，所述接缝通过在凹槽图案中填充多晶硅层来形成栅电极的期间形成。因为通过各向同性的蚀刻形成第二凹槽，所以难以控制第二凹槽的CD。在热氧化层用作钝化层的情况下，由于热氧化层的厚度不均匀，第二凹槽的CD变得更难以控制，这可能导致不期望的第二凹槽的CD增加。一方面，在随后形成多晶硅栅电极的工艺期间，沿凹槽图案的表面轮廓形成具有优良的阶梯覆盖性能的多晶硅层。因此，在第二凹槽的CD过度地大于第一凹槽CD的情况下，在第二凹槽中形成间隔400A，其称为接缝。如图4B中的附图标记400B所示的，在随后的热过程期间，接缝400A移动到栅极氧化层和多晶硅栅电极之间的界面，这使得半导体器件的刷新性能变差。

发明内容

本发明提供制造半导体器件的方法，更具体地，提供制造半导体器件中的凹槽栅极的方法，通过该方法改进厚度可控性并增加用以形成灯泡型凹槽区域的作为钝化层的氧化层的工艺时间。根据本发明制造半导体器件中的凹槽栅极的方法也可以防止由接缝所引起的半导体器件刷新性能的变差，所述接缝由于第一凹槽的临界尺寸(CD)与灯泡型凹槽区域的第二凹槽的临界尺寸之间大的差异而在栅电极中形成，并在随后的热过程期间移动到栅极氧化层和栅电极之间的界面。