[发明专利]用于降低的掩模偏置的分开的虚拟填充形状的方法和系统

说明书

技术领域

本发明涉及一种方法和系统，该方法和系统使用交替相移掩模，或者其它采用修整掩模的双掩模光刻工艺，用于降低的掩模偏置(bias)的分开(partitioned)的虚拟(dummy)填充形状。

背景技术

相移掩模技术对于给定的照射波长允许比传统的玻璃上铬(Chrome-On-Glass)或衰减相移(Attenuated Phase Shift)方法分辨小得多的特征(feature)。一般地，小特征是通过在相位掩模上交替0度和180度相移开口(opening)来暴露在每一面上的空间来分辨的。这些精细特征的端部一般通过穿过第二阻挡掩模的曝光而被修整，这是因为0度和180度形状通常不允许互相接触。不用采取交替相移掩模方法就可以被很容易地分辨的大特征通常只通过所述阻挡掩模绘制(render)。

对于多晶硅栅极应用，除了别的以外，这些大特征通常包含大的去耦合电容器以及虚拟填充形状。在含有大量临界栅极的宏(macros)中，0度和180度形状(在另外的不透明掩模中的开口)的局部密度通常为大约40-65％，而阻挡形状(在其它透明掩模中的不透明区)的密度通常为70-90％。在一个设计的其它区中，比如其它仅含有虚拟填充形状的空闲区，0度和180度形状的局部密度几乎为0，而阻挡形状的密度一般为25％。在包含大部分大的去耦合电容器的外围区域中，所述0度和180度局部密度几乎为0，而所述阻挡形状的密度一般为大约60-75％。

在技术开发试验处，经常存在围绕中心产品或类似产品的芯片的伴随的芯片小块(chiplet)。对于这些伴随的芯片小块，所述0度和180度形状的局部密度常常还是几乎为0，而所述阻挡形状(大部分为虚拟填充)的局部密度为大约25％。结果，所述0度和180度相位形状的局部密度变化很大，越过了相移标线(reticle)，尤其在大长度尺度上(1mm或更大)，类似地，所述阻挡形状的局部密度变化很大，越过了所述阻挡标线，尤其在大长度尺度上。我们知道所述形状的局部密度的变化对在那些掩模上的特征的尺寸控制具有不利影响，并且这些不一致性已经显示出对制造用于相位和阻挡标线的掩模偏置方面具有很大的不利影响。由形状密度的不一致引发的相似的制造困难可以负面地影响用在包含辅助修整掩模的其它双掩模光刻工艺中的掩模，该辅助修整掩模用于，例如，在SRAM或其它存储阵列中建立紧密的线端部。

已知的解决方案包括用于掩模制造的双通道方法，其中，超尺寸(oversized，尺寸过大)特征在通过所述掩模绘制机(writer)的第二通道中被修整。此方法增加了成本和用于掩模的周转时间，具有在这些掩模上增加所述缺陷密度的可能性，且仅是固有的单向工艺。也就是说，可以修整被绘制得太大的特征，但原来就被绘制得太小的特征就不能被容易地调整了。

发明内容

在本发明的第一方面中，提供了一种方法，包括：在已完成的半导体设计中对不含所设计的形状的区域定位。该方法在所述区域中以预定的最终密度生成虚拟填充形状，并调整所生成的虚拟填充形状的尺寸，使得其局部密度被增大到预定值。该方法还建立相应的修整形状，该修整形状用于对所述虚拟形状的超尺寸部分进行曝光，从而有效地修整每一个虚拟形状以使其回到所述预定的最终密度。

在本发明的另一方面中，提供了一种使用交替相移掩模用于减少的掩模偏置的分开的虚拟填充形状的方法。该方法包括绘制作为被划分到两个掩模的虚拟填充形状的掩模图案。其中在第一掩模上的形状与虚拟填充相关，并被扩展直到其局部密度处在所希望的范围。使用在第二掩模上的相关的修整形状来修整所扩展的虚拟填充形状到所希望的尺寸。

在另一个实施例中，所生成的虚拟形状在阻挡掩模上被调整尺寸，并且对于每一个超尺寸的虚拟填充形状，在相位掩模上建立相应的修整形状。在本发明的另一个方面中，提供了一种系统，其包括硬件和软件组件中的至少一个，并被配置为执行本发明的所述方法步骤。

附图说明

图1图示了被构建为80％稠密的超尺寸特征的25％密度的虚拟填充形状的说明性例子；

图2是本发明的实施步骤的流程图；

图3图示了根据本发明的虚拟填充形状；

图4图示了根据本发明的虚拟填充形状；

图5图示了根据本发明的虚拟修整形状；

图6图示了根据本发明的所述阻挡掩模偏置的下降；以及

图7是实施本发明的系统的代表。

具体实施方式