[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置。

背景技术

作为现有的半导体装置的一例，公知有电流驱动型的双极晶体管。图27为表示现有的双极晶体管的发射层-基层的能带(energy band)的图。在现有的双极晶体管中，通过发射层以及基层的杂质的浓度差产生扩散电流，电子电流(发射极电流)从发射层向基层流动，空穴电流(基极电流)从基层向发射层流动。一般来说双极晶体管的电流放大率由集电极电流除以基极电流的值来表示，但由于集电极电流和发射极电流大小几乎相同，因此也可认为双极晶体管的电流的放大率为发射极电流除以基极电流的值。现有的双极晶体管中，发射层以及基层的杂质浓度设置有差别，通过使发射极电流和基极电流之间的差产生，从而进行双极晶体管的电流的放大。此外，近年来，为了提高双极晶体管的高速响应性(高频特性)，要求降低基层的电阻，因此对基层注入更多杂质。但是，注入较多杂质后，基极电流变大，因此产生双极晶体管的电流放大率降低的不良情况。

在此，以往提出了可一边提高双极晶体管的基层的杂质浓度而使基层的电阻降低，一边减小双极晶体管的电流的放大率的下降的结构(例如参照专利文献1)。在该专利文献1中记载的半导体装置中，采用由SiGe构成的基层。Ge的带隙(band gap)比硅的带隙小，因此SiGe的带隙成为硅和Ge的中间值。由此，基层的带隙比由Si构成的发射层和集电层的带隙小。由此，发射层-基层的边界区域的价电子的能量差变大，因此与采用由硅构成的基层的情况相比，空穴从基层向发射层的移动(空穴电流)减少某一程度。其结果由于即使为了降低基层的电阻而提高基层的杂质浓度，空穴的移动也减少某一程度，因此能减小双极晶体管的电流的放大率的降低。

但是，在上述专利文献1中记载的半导体装置中，存在难以充分抑制发射层以及基层的空穴移动的问题。

专利文献1：特开2006-54409号公报。

发明内容

本发明正是为了解决上述课题而提出的，本发明的目的之一在于提供一种可充分抑制空穴的移动的半导体装置。

本发明的一方式的半导体装置具备电荷移动防止体，其形成在第1导电型的集电层、第2导电型的基层、第1导电型的发射层、集电层和基层之间的边界、基层中、基层和发射层之间的边界以及发射层中的至少一个中，具有作为对电子或空穴的任一方的势垒的效果。

在该方式的半导体装置中，如上所述，通过在集电层和基层之间的边界、基层中、基层和发射层之间的边界以及发射层中的至少任一个中，具备具有作为对电子或空穴的任一方的势垒的效果的电荷移动防止体，从而电子或空穴中的任意另一方能够越过电荷移动防止体而移动，但电子或空穴的任一方通过电荷移动防止体的势垒的效果而能充分抑制越过电荷移动防止体而移动。例如，在采用具有作为对空穴的势垒的效果的电荷移动防止体作为电荷移动防止体的情况下，能够不抑制电子的移动或只稍微抑制，同时充分抑制空穴的移动。

附图说明

图1为表示本发明的第1实施方式的双极晶体管的构造的剖面图。

图2为表示本发明的第1实施方式的双极晶体管的发射层-基层之间的能带的图。

图3为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图4为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图5为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图6为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图7为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图8为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图9为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图10为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图11为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图12为用于说明本发明的第1实施方式的双极晶体管的制造工艺的剖面图。

图13为表示本发明的第2实施方式的双极晶体管的构造的剖面图。

图14为表示本发明的第3实施方式的双极晶体管的构造的剖面图。

图15用于说明本发明的第3实施方式的双极晶体管的制造工艺的剖面图。

图16用于说明本发明的第3实施方式的双极晶体管的制造工艺的剖面图。

图17用于说明本发明的第3实施方式的双极晶体管的制造工艺的剖面图。