[发明专利]配线电路基板

说明书

技术领域

本发明涉及在各种电气设备或电子设备中使用的配线电路基板。

背景技术

在现有技术中，在各种电气设备或电子设备中使用有配线电路基板(印刷配线基板)。为了实现电气设备和电子设备的小型化并减轻其重量，配线电路基板上的配线图形在进行高密度化的同时，搭载在经过了小型化和高密度化的配线电路基板上。

近年来，如上所述，在配线电路基板的高密度化进展的同时，处理信号也变成高频的数字信号。结果，有数字信号向相邻的配线图形泄漏(串扰：crosstalk)或发生放射性干扰的情况。

另外，提出了通过在配线电路基板的绝缘体的两面上分别形成导电膜，抑制发生上述串扰和放射性干扰的方法(参照日本特开2004-87627号)。

然而，在上述现有技术的配线电路基板中，在配线图形和在绝缘体上形成的导电膜之间的耦合电容增大。结果，特性阻抗大大降低，数字信号的传送效率降低。

发明内容

本发明的目的是要提供可抑制串扰和放射性干扰的发生，并且可抑制特性阻抗的降低的配线电路基板。

根据本发明的一个方面的配线电路基板，其包括：

具有一面和其他面的基底绝缘层；形成在基底绝缘层的一面上的导体图形；按照覆盖导体图形的方式形成在基底绝缘层的一面上的保护层；形成在基底绝缘层的其他面上的接地层；和形成在保护层上，且比介电常数为10以上30以下的高介电常数绝缘层。

在该配线电路基板中，导体图形形成在基底绝缘层的一面上。保护层按照覆盖导体图形的方式形成在基底绝缘层的一面上。另一方面，接地层形成在基底绝缘层的其他面上。高介电常数绝缘层形成在上述保护层上，且具有10以上30以下的比介电常数。

利用这种结构，可抑制信号向相邻的导体图形泄漏(串扰)，并抑制发生放射性干扰，可抑制特性阻抗的降低。因此，能够防止数字信号的传送效率降低。

高介电常数绝缘层优选包含树脂和高介电常数物质。在这种情况下，可容易制作具有高介电常数的绝缘层。

高介电常数绝缘层通过使高介电常数物质分散在树脂内而形成。

在这种情况下，利用分散在树脂内的高介电常数物质的量，可控制高介电常数绝缘层的比介电常数。

高介电常数物质优选包含钛酸钡。在这种情况下，通过使用钛酸钡，能够降低高介电常数物质的成本。

树脂优选包含聚酰亚胺树脂或环氧树脂。基底绝缘层优选包含聚酰亚胺树脂、环氧树脂、丙烯酸树脂或丁醛树脂。保护层优选包含环氧树脂。

导体图形优选包含数字信号传送用的配线图形。在这种情况下，即使在利用配线图形传送数字信号的情况下，也可以抑制信号向相邻的配线图形的泄漏(串扰)，抑制发生放射性干扰，可以可靠地抑制特性阻抗的降低。因此，能够可靠地防止数字信号传送效率的降低。

附图说明

图1为表示利用半添加法(semi-additive method)的配线图形形成方法的一个例子的示意性工序截面图；

图2为表示在基底绝缘层上形成多个配线图形后的工序的示意性截面图；

图3为表示比较例的配线电路基板的结构的示意性截面图。

具体实施方式

以下，参照附图说明本发明的一个实施方式的配线电路基板。此外，本实施方式的配线电路基板为挠性配线电路基板。

(1)配线图形的形成方法

作为配线图形的形成方法，使用一般的半添加法(semi-additivemethod)。

图1为表示利用半添加法的配线图形形成方法的一个例子的示意性工序截面图。

如图1(a)所示，准备由例如聚酰亚胺薄膜制成的基底绝缘层1。此外，也可以使用由环氧树脂、丙烯酸树脂或丁醛树脂制成的基底绝缘层1。另外，基底绝缘层1的比介电常数例如大约为3.2～4.0。

其次，如图1(b)所示，在基底绝缘层1上利用溅射或无电解电镀形成金属薄膜2。该金属薄膜2例如由镍(Ni)-铬(Cr)构成的层和铜(Cu)构成的层的层叠膜构成。

其次，如图1(c)所示，在金属薄膜2上利用干膜抗蚀剂(dry filmresist)等形成与在后工序中形成的后述配线图形相反的图形的电镀抗蚀剂层(plating resist)4。

然后，如图1(d)所示，在金属薄膜2的没有形成电镀抗蚀剂层4的表面上，利用电解铜电镀形成配线图形3。

接着，如图1(e)所示，利用剥离等除去电镀抗蚀剂层4。