[发明专利]识别和/或编程集成电路的方法

说明书

技术领域

本发明涉及半导体集成电路，更具体地，涉及识别和个体化半导体集成电路的方法和设计。

背景技术

在半导体集成电路的制造中，在晶片级功能测试半导体芯片，然后在封装芯片以后再次功能测试半导体芯片。这些测试一般被分别称为“晶片级测试”和“最终测试”。晶片级测试确保电路功能性，而最终测试确保封装的芯片如预期那样工作。

集成电路识别信息，有时也称为“芯片识别”信息，可包括加工批号、晶片号和晶片上的位置、和/或芯片序列号。这一信息可用来确定在正常测试期间，诸如在最终测试期间，以及在室外操作期间所发生的集成电路损坏的原因。没有芯片识别信息，经常就难以将损坏与特定的集成电路参数联系起来。

在存储芯片的制造中，当存储阵列具有有限数目的缺陷行或列时，通常将冗余电路制备到所述阵列中以获得完全的功能性。然而，冗余电路增大了集成电路的复杂性并耗用了代价高的管芯区。对于存储器产率问题的一种可选手段是使用被分成多个子存储区域或块的大存储阵列，且仅识别有完全功能的子存储区域来使用。芯片识别电路被耦接到芯片上存储控制单元，以提供关于有功能的存储器大小的信息。对于冗余存储手段来说，芯片识别电路使缺陷行和/或列禁用并替换了冗余行和/或列。例如，参见Cenker等人的美国专利N0.4,228,528。这两种手段都依靠芯片识别的形式使得存储芯片适当操作。

芯片识别的其它用途包括在晶片加工完以后“修整”(即，电调整或修改)单个的芯片，以便例如补偿模拟电路的制造差异。它还可以用来提供芯片“个体化”，其中使得芯片的某些功能在制造后启用或禁用。

将前述类型的芯片识别信息编码到集成电路上的传统方法是基于形成在芯片中的一次性可编程(OTP)只读存储(ROM)电路。OTP存储电路的编程机制包括激光熔断熔丝(laser-blown fuses)、电熔断熔丝和反熔丝、以及浮动栅技术的使用。然而，这些技术使得制造半导体集成电路的成本显著增大。例如，浮动栅和反熔丝ROM电路可能需要附加的晶片加工步骤以形成要编程的结构。所有技术都需要耗用代价高的硅管芯区的附加电路。此外，激光熔化需要激光的精确对准，并且必须严格控制激光的能量，以避免损坏要编程的芯片。

发明内容

本发明的一个公开实施例提供一种制造具有衬底的集成电路的制备方法。多个有源器件形成在所述衬底上，且多个金属化层形成在所述有源器件之上以互连其中的一些有源器件，由此形成可编程电路。所述多个金属层具有接合垫层，在所述接合垫层上形成编程垫(programming pads)。所述编程垫被连线到所述可编程电路。可选择性地将编程垫中的两个或更多个耦接到一起以编程所述可编程电路。

本发明的另一公开实施例是具有半导体衬底、所述衬底上的多个有源器件、所述有源器件之上的多个金属化层、和编程垫的集成电路。所述多个金属化层具有接合垫层，且编程垫形成在所述接合垫层上。编程垫中的两个或更多个适合于选择性地相互耦接。

附图说明

从参考附图且仅作为例子给出的本发明一些实施例的以下说明，可更清楚地理解本发明。在附图中：

图1示意了芯片识别电路；

图2A-2D是多个制备阶段之后编程垫和焊球垫的部分平面图；

图3A-3D是多个制备阶段之后图2A-2D的结构的部分截面图；

在图中始终使用相似的附图标记表示相似的特征。图中的各特征可能没有按照比例绘制。

具体实施方式

参考图1，包括在集成电路和芯片(未显示)中且依据本发明实施例的芯片识别电路10包含编程电路11和移位寄存器电路12。编程电路11包括成对的间隔开的编程垫110a-110z的示例序列，所述编程垫110a-110z适合于选择性地连接或“编程”。垫110a-110z的序列通过加入导电连接物(link)111a-111y而被选择性地编程。在这一例子中，垫对110z未被如此编程。与电阻器120a-120z相结合，对于分隔开的每一对中的垫，逻辑低状态被指示，而对于用导电连接物111a-111y短路在一起的每一对中的垫，逻辑高状态被指示。可理解，逻辑电平“高”和“低”是任意的，且仅仅表明电路11的功能性。而且，垫对110a-110z可传导逻辑门或其它电路之间任何电平的模拟信号或逻辑信号，且不限于简单静态逻辑应用。还可理解，可使用垫的其它配置。