[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，具体涉及一种适用于WL-CSP(晶片级芯片尺寸封装：Wafer Level-Chip Size Package)技术的半导体装置。

背景技术

最近，伴随着半导体装置的高功能化·多功能化，推进了WL-CSP(晶片级芯片尺寸封装：Wafer Level-Chip Size Package，以下记述为“WL-CSP”)技术的实用化。在WL-CSP技术中，在晶片状态下完成封装工序，通过切割切出的各个芯片尺寸成为封装尺寸。

如图9所示，适用于WL-CSP技术的半导体装置包括由表面保护膜81覆盖表面的半导体芯片82、在表面保护膜81上层叠的应力缓冲层83(例如，聚酰亚胺等)、以及设置在应力缓冲层83上的焊料球84。在表面保护膜81上形成焊盘开口86，用于使半导体芯片82的内部布线的一部分露出作为电极焊盘85。在应力缓冲层83上形成贯通孔87，用于使从焊盘开口86露出的电极焊盘85露出。

形成凸块基底层92，使得覆盖电极焊盘85的表面、贯通孔87的内面以及应力缓冲层83的表面中的贯通孔87的周边。凸块基底层92由阻挡层88(例如钛、钨钛等)和在该阻挡层88上形成的金属镀层89(例如铜、金等)构成。将焊料球84设置在金属镀层89的表面上，并经过金属镀层89和阻挡层88与电极焊盘85电连接。通过使焊料球84与安装基板90上的焊盘91连接，实现将该半导体装置安装在安装基板90上(相对于安装基板电连接和机械连接)。

但是，在与金属镀层89的关系中，由于焊料球84只固定于金属镀层89的表面上，因此从焊料球84和应力缓冲层83之间，阻挡层88的侧面88C和金属镀层89的侧面89C成为露出的状态。这些露出的侧面88C和侧面89C暴露于湿气等水气中，在腐蚀阻挡层88和金属镀层89时，恐怕阻挡层88会从应力缓冲层83剥离下来。

发明内容

本发明的目的是提供一种可以防止凸块基底层从应力缓冲层剥离的半导体装置。

本发明的半导体装置包括：半导体芯片；在所述半导体芯片的表面上形成的电连接用的内部焊盘；在所述半导体芯片上形成的、具有露出所述内部焊盘的开口部的应力缓冲层；形成为覆盖所述内部焊盘的从所述开口部露出的面、所述开口部的内面以及所述应力缓冲层上的所述开口部的周边部的凸块基底层；形成在所述凸块基底层上的、用于与外部电连接的焊料端子；以及形成在所述应力缓冲层上的、包围所述凸块基底层的周围、覆盖所述凸块基底层的侧面的保护层。

根据这种结构，凸块基底层形成在内部焊盘的从开口部露出的面、开口部的内面以及应力缓冲层上的开口部的周边部上，使得覆盖它们。在凸块基底层上，形成用于与外部电连接的焊料端子。然后，对于凸块基底层的侧面，其全周被保护层覆盖。

由于凸块基底层的侧面全周被保护层覆盖，因此可以防止凸块基底层暴露于水分而腐蚀以及凸块基底层从应力缓冲层上剥离。结果是，由于可以防止伴随着凸块基底层的剥离而导致的焊料端子相对于半导体芯片的剥离，因此可以实现连接可靠性高的半导体装置。

优选地，所述应力缓冲层由聚酰亚胺构成，所述凸块基底层包含：由含有钛或镍的金属构成的阻挡层；以及在该阻挡层上层叠的、由具有焊料湿润性的金属构成的连接焊盘。

利用这种结构，由于由聚酰亚胺构成的应力缓冲层和由含有钛或镍的金属构成的凸块基底层的阻挡层的密接性降低，因此在氧化(腐蚀)该阻挡层上的连接焊盘时，在应力缓冲层和阻挡层之间容易产生剥离。在阻挡层的侧面被保护层覆盖的构成中，例如，由于可以防止从阻挡层和连接焊盘之间的层叠界面氧化连接焊盘，因此可以防止阻挡层从应力缓冲层剥离。

而且，优选地，所述焊料端子覆盖所述连接焊盘的侧面。

根据这种结构，由于连接焊盘的侧面没有露出，因此可以防止连接焊盘的氧化(腐蚀)。因此，可以进一步防止阻挡层从应力缓冲层剥离。

本发明的上述或其它目的、特征和效果通过下面参照附图对实施方式进行的说明将变得更为清楚。

附图说明

图1是根据本发明一实施方式的半导体装置的图解的底面图。

图2是表示图1中的焊料球的周边放大了的图解的底面图。

图3是沿着图1所示的A-A切断面切断时的剖面图。

图4A是按照工艺顺序表示图1的半导体装置的制造方法的图解的剖面图。

图4B是按照工艺顺序表示图1的半导体装置的制造方法的图解的剖面图，并且是表示图4A的工序之后的工序的图。