[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法，并且涉及在平面图中尺寸与半导体芯片大致相同的半导体器件的制造方法，其中，半导体芯片以倒装方式结合到配线图案上。

背景技术

在传统半导体器件中，存在这样一种称为芯片尺寸封装的半导体器件(例如，参见图1)，该半导体器件制造成在平面图中具有与半导体芯片几乎相同的尺寸。

图1是传统半导体器件的横截面图。

参照图1，传统半导体器件100包括半导体芯片101、内部连接端子102、树脂层103、配线图案104、阻焊层106以及外部连接端子107。

半导体芯片101包括薄化的半导体基板110、半导体集成电路111、多个电极片112以及保护膜113。半导体集成电路111设置在半导体基板110的顶面上。半导体集成电路111包括(一个或多个)扩散层、(一个或多个)绝缘层、(一个或多个)导通孔以及(一个或多个)配线等。多个电极片112设置在半导体集成电路111之上。该多个电极片112与设置在半导体集成电路111上的配线电连接。保护膜113设置在半导体集成电路111之上。保护膜113是用于保护半导体集成电路111的膜。

内部连接端子102设置在电极片112上。内部连接端子102的顶端从树脂层103露出。内部连接端子102的顶端与配线图案104连接。树脂层103设置为覆盖半导体芯片101的设置有内部连接端子102的表面。

配线图案104设置在树脂层103上。配线图案104与内部连接端子102连接。配线图案104经由内部连接端子102与电极片112电连接。配线图案104具有外部连接端子形成区域104A，在该区域上设置有外部连接端子107。阻焊层106设置在树脂层103之上，以覆盖配线图案104的除外部连接端子形成区域104A之外的部分。

图2至图10示出传统半导体器件的制造步骤。在图2至图10中，与图1所示传统半导体器件相同的构成部分由相同的附图标记表示。

首先，在图2所示的制造步骤中，在还没有薄化的半导体基板110之上形成包括半导体集成电路111、多个电极片112和保护膜113的半导体芯片101。接下来，在图3所示的制造步骤中，在多个电极片112上形成内部连接端子102。此时，多个内部连接端子102在高度上有所不同。

接下来，在图4所示的制造步骤中，将平板115压在多个内部连接端子102上，以使内部连接端子102的高度齐平。然后，在图5所示的制造步骤中，形成树脂层103，从而覆盖内部连接端子102以及半导体芯片101的形成有内部连接端子102的表面。

接下来，在图6所示的制造步骤中，研磨树脂层103，直到内部连接端子102的顶面102A从树脂层103露出为止。此时，进行研磨，以使树脂层103的顶面103A与内部连接端子102的顶面102A大致齐平。

接下来，在图7所示的制造步骤中，在树脂层103的顶面103A之上形成配线图案104。接下来，在图8所示的制造步骤中，在树脂层103之上形成阻焊层106，从而覆盖配线图案104的除外部连接端子形成区域104A之外的部分。

接下来，在图9所示的制造步骤中，从半导体基板110的底侧研磨半导体基板110，以使半导体基板110变薄。接下来，在图10所示的制造步骤中，在外部连接端子形成区域104A之上形成外部连接端子107。以这种方式，完成半导体器件100(参见专利文献1，即，日本专利No.3,614,828)。

然而，传统半导体器件100的制造方法需要使多个内部连接端子102的高度齐平的步骤，以及通过研磨树脂层103使多个内部连接端子102的顶面102A从树脂层103露出的步骤，因此存在制造步骤增多并因此增加制造成本的问题。

发明内容

考虑到上述问题而提出本发明，本发明的目的是提供一种能够降低制造成本的半导体器件的制造方法。

根据本发明的第一方面，提供了一种半导体器件的制造方法，所述半导体器件包括：多个半导体芯片形成于其上的半导体基板，具有电极片的所述多个半导体芯片、设置在所述电极片上的内部连接端子以及与所述内部连接端子连接的配线图案，

所述方法包括：

绝缘树脂形成步骤，其用于形成绝缘树脂以覆盖所述内部连接端子、以及所述多个半导体芯片的设置有所述内部连接端子的表面；

金属层形成步骤，其用于在所述绝缘树脂之上形成金属层；

压力结合步骤，其用于通过按压所述金属层而使所述金属层与所述内部连接端子压力结合；以及