[发明专利]具有金属互连的半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件的金属互连及其制造方法。

背景技术

由于半导体器件已经变得高度集成并以高速操作，所以铜互连得到了迅速开发。铜互连利用了电阻比铝或铝合金小的铜(铜已经被广泛用作半导体器件中的互连材料)，并具有相对高的电阻率和高电迁移率。

由于半导体器件的尺寸已经减小，所以需要利用铜的金属互连的尺寸减小。同样，由于铜金属互连的颗粒尺寸(grain size)也已在逐渐减小，所以电流可集中于颗粒边界处。

发明内容

本发明的实施例提供一种半导体器件的金属互连及其制造方法，其中沉积用于铜金属互连的铜籽晶层并随后用离子注入法以铝成分进行掺杂，并通过热处理工艺形成Cu-Al合金层，从而使半导体器件的可靠性得以提高。

为了实现本发明的目标，提供了一种用于制造半导体器件的金属互连的方法，该方法包括以下步骤：在包含下部互连的半导体衬底上形成电介质层；在层间电介质层中形成暴露出下部互连的沟槽；在沟槽中和电介质层上形成扩散阻挡件；在扩散阻挡件上形成铜籽晶层；将金属掺杂剂注入铜籽晶层内；在内部注入了金属掺杂剂的铜籽晶层上形成铜金属互连；以及由铜籽晶层和金属掺杂剂形成合金层。

为了实现本发明的目标，提供了一种具有金属互连的半导体器件，包括：电介质层，位于包含下部互连的半导体衬底上；沟槽，位于该电介质层中；扩散阻挡件，位于该沟槽中并在该电介质层上；合金层，位于该扩散阻挡件上；以及铜互连，位于该合金层上。

附图说明

图1至图6是剖视图，依序示出用于制造根据本发明示例性实施例的半导体器件的金属互连的过程。

具体实施方式

以下将参考附图，详细描述半导体器件的金属互连及其制造方法。

图6是剖视图，示出根据本发明示例性实施例的半导体器件的金属互连。

参考图6，层间电介质层20形成于半导体衬底10上(下部互连15形成于半导体衬底10中)。电介质层20可包括一层或多层电介质材料，例如二氧化硅(可用氟或硼和/或磷掺杂，和/或可包括等离子体硅烷(plasma silane)和/或TEOS基氧化物)、氮化硅(例如可起到蚀刻停止件作用)，富硅氧化硅(silicon rich oxide，SRO)、“黑钻石(black diamond)”(例如，硅和碳的氧化物[SiC_xO_y，其中x一般小于1而y为从大约2到大约2*(1+x)]，还可包含氢)。在一个实施例中，层间电介质层20包括连续叠置的氮化硅层、第一氧化硅层(例如USG)、氟硅酸盐玻璃(FSG)、及一个或多个第二氧化硅层(例如USG/TEOS双层)。

暴露出下部互连15的沟槽100(例如参看图1-4)形成于层间电介质层20中。在附图所示实施例中，沟槽100包括“双镶嵌(dual damascene)”结构(即，电介质层20中的沟槽以及位于暴露出下部互连15的沟槽中的导孔)。

扩散阻挡件30形成于层间电介质层20上，包含于沟槽中，为的是防止铜材料扩散。典型地，扩散阻挡件30包含TaN或TiN，优选包含TaN，且更优选的是位于包含Ti、Ta的粘合剂层或上面带有另一种金属(例如Ru)的双层上。

Cu-Al合金层60形成于扩散阻挡件30上，而铜金属互连70形成于Cu-Al合金层60上。

如上所述，Cu-Al合金层60形成于扩散阻挡件30上，并且上面再形成铜金属互连70，因此能够提高扩散阻挡件30与铜金属互连70之间界面的粘合力，从而提高器件的可靠性。

以下将参考图1至图6详细描述制造半导体器件中具有如上所述结构的金属互连的方法。

参考图1，在半导体衬底10上形成层间电介质层20，在半导体衬底10中形成下部互连，且随后通过蚀刻工艺形成暴露出下部互连15的沟槽100(或“双镶嵌”沟槽和导孔)，或在双镶嵌情况下完成两道连续的光刻和蚀刻工艺，其中一道工艺形成沟槽而另一道工艺形成导孔。例如，层间电介质层20可包括氧化物层和/或其它层，如上所述。此外，下部互连15可包含诸如铝或铜之类材料(例如导体)。

尽管图中未示，可在半导体衬底10的场区上或场区中形成场氧化物层，以便限定半导体衬底10的有源区，并可在有源区上或有源区中形成晶体管的源极、漏极和栅极。随后利用双镶嵌工艺，在电介质层20中形成预定图案，从而形成暴露出下部互连15的沟槽100(和导孔)。