[发明专利]制造槽栅型MOSFET器件的方法

说明书

背景技术

通常功率金属氧化半导体场效应晶体管(MOSFET)器件由于较高输入阻抗而具有非常简单的栅极驱动电路，并且其在关断时不存在由于少数载流子的存储或复合而引起的时间延迟。因此，功率MOSFET器件被广泛应用于诸如开关型电源、灯镇流器以及电机驱动电路。

功率MOSFET器件典型地采用利用平面扩散技术的DMOSFET(双扩散MOSFET)结构。

近来已经进行了对槽栅型MOSFET(UMOSFET)器件结构的研究，其中将半导体衬底蚀刻到预定深度以形成沟槽，并以栅极导电层填充该沟槽。这样的槽栅型MOSFET器件增加了每单位面积的单元密度，但是减小了阻抗，从而获得高集成度和低源极-漏极导通阻抗(Rds(on))。

由于槽栅型MOSFET器件需要高驱动电压和高电流密度，其可靠性非常重要。因此，当施加高偏置电压以驱动器件时，槽栅氧化物层的介质击穿现象和泄漏电流特性对于槽栅型MOSFET器件是非常重要的。

图1A、1B和1C示出了现有技术制造槽栅型MOSFET器件的方法的工艺示意图。

参见图1A，将第二导电类型杂质有选择地注入第一导电类型的半导体衬底1中，从而在半导体衬底中以预定深度形成第二导电类型基区(未示出)。

其后，在基区(base region)上形成高浓度的第一导电类型的源极区域(未示出)，以及形成穿过源极和基区的沟槽T。

然后，在沟槽的内壁上形成栅极氧化物层2，以及在半导体衬底1上形成硬掩膜氧化物层3。

然后在半导体衬底1上淀积多晶硅4并完全填充沟槽。

参见图1B，利用干法蚀刻将沟槽以外区域的多晶硅4全部移除。蚀刻多晶硅4以使得多晶硅4填充到用作蚀刻停止层的硬掩膜氧化物层3的高度的一半。

参见图1C，利用干法蚀刻将硬掩膜氧化物层3移除。在移除硬掩膜氧化物层3的步骤中，槽栅氧化物层2被暴露在等离子体中，从而遭受损坏A。这种对槽栅氧化物层的损坏可引起栅极的介质击穿和电流泄漏，从而导致器件可靠性的致命损坏。

发明内容

为此，本发明实施例涉及一种制造槽栅型MOSFET器件的方法，其中防止了槽栅氧化物层被物理破坏，从而改善了介质击穿和泄漏电流特性。

根据实施例，制造槽栅型金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括：在半导体衬底中形成沟槽；在沟槽的内壁上形成栅极氧化物层；在包括栅极氧化物层的半导体衬底上形成第一绝缘层；在沟槽中形成多晶硅；移除第一绝缘层的一部分以便形成比第一绝缘层薄的第二绝缘层；在包括多晶硅的第二绝缘层上形成第三绝缘层；蚀刻第三绝缘层以在多晶硅的侧壁上形成隔离物(spacer)；以及移除第二绝缘层。

附图说明

图1A、1B和1C所示为制造现有技术的槽栅型MOSFET器件的方法的示意图。

图2A至2G所示为根据本发明实施例制造槽栅型MOSFET器件的方法的示意图。

具体实施方式

下文中，将参照附图对本发明实施例进行具体描述。应当理解，当将层(或膜)、区域、图案、或结构被描述为在另一衬底、另一层(或膜)、另一区域、另一焊盘、或另一图案“上(上面/上方/上部)”或“下(下面/下方/下部)”时，其可以是直接在另一衬底、层(或膜)、区域、焊盘、或图案上或下，也可以存在中间层。另外，应当理解，当将层(或膜)、区域、图案、焊盘或结构被描述为在两个层(或膜)、区域、焊盘、或图案之间时，其可以是在两个层(或膜)、区域、焊盘、或图案之间仅有的层，或者也可以有一个或多个中间层存在。因此，这应该由本发明的技术构思而决定。

图2A至2G所示为根据本发明实施例的槽栅型MOSFET器件的制造过程示意图。

参见图2A，第二导电类型杂质被有选择地注入第一导电类型的半导体衬底10中，以在半导体衬底10中以预定深度形成第二导电类型的基区(未示出)。

其后，在基区上形成高浓度的第一导电类型的源极区域(未示出)。

然后，形成贯穿源极和基区的沟槽T，并在沟槽的内壁上形成栅极氧化物层11。

在半导体衬底10上形成硬掩膜氧化物层20。硬掩膜氧化物层20形成在除沟槽T外的半导体衬底10和栅极氧化物层11上。硬掩膜氧化物层20可以在下面的步骤中用作蚀刻停止层。

根据实施例，硬掩膜氧化物层20和栅极氧化物层11可由相同材料形成。

可以在衬底上和沟槽中淀积多晶硅30。

参见图2B，可通过例如利用等离子的干法蚀刻，将多晶硅30从除了沟槽外的任何区域中完全移除。