[发明专利]半导体装置

说明书

技术领域

本发明涉及保护电路元件不受过电压损害的半导体装置。

背景技术

在现有的半导体装置中，在N型半导体衬底上形成有N型外延层。在形成于外延层的N型扩散层上重叠形成有P型扩散层。而且，在P型扩散层上形成有阳极电极，且在衬底背面形成有阴极电极，使用两扩散层的PN结构成齐纳二极管。在P型扩散层的周边形成有P型保护区域，进而在其外侧形成有另一个保护区域。按照与被两保护区域包围的外延层接触的方式形成有肖特基势垒用金属层。而且，由肖特基势垒用金属层的硅化物和外延层构成肖特基势垒二极管。在现有的半导体装置中，使齐纳二极管和肖特基势垒二极管并联连接，实现元件自身的顺向电压(Vf)的降低(例如参照专利文献1)。

在现有的半导体装置中，在N型半导体区域表面形成有高杂质浓度的P型扩散层。在该扩散层之间形成有低杂质浓度的P型扩散层。形成于N型半导体区域表面的电极与高杂质浓度的P型扩散层欧姆接触，在其与低杂质浓度的P型扩散层之间形成肖特基势垒。在高杂质浓度的P型扩散层的形成区域形成有使用了PN结的齐纳二极管。另一方面，在低杂质浓度的P型扩散层的形成区域，形成有由齐纳二极管和肖特基势垒构成的二极管。通过该构造，减少自P型扩散层向N型半导体区域注入的自由载流子(空穴)，降低PN结区域附近蓄积的自由载流子(空穴)。而且，减小反回复电流密度(例如参照专利文献2)。

在现有的平面型半导体装置中，在形成于N型半导体区域的P型半导体区域上面形成有阳极电极。在N型半导体区域上面形成有与阳极电极连接的导电型场板极。另外，形成于N型半导体区域上面的等电位环电极和导电性场板极通过电阻性场板极连接。而且，将位于导电性场板极和电阻性场板极的边界下部的绝缘膜的厚度加厚，将位于等电位环电极侧的电阻性场板极下部的绝缘膜的膜厚减薄。通过该构造，增强电阻性场板极的效果，减小导电性场板极和电阻性场板极的边界下部的耗尽层的曲率。而且，实现容易产生电场集中的区域的耐压提高(例如参照专利文献3)。

专利文献1：特开平8-107222号公报(第2-4页、第1图)

专利文献2：特开平9-121062号公报(第5-6页、第2图)

专利文献3：特开平8-130317号公报(第3-6页、第2、4图)

如上所述，在现有的半导体装置中，在一个元件内并联连接有齐纳二极管和肖特基势垒二极管。通过该构造，顺向电压(Vf)利用肖特基势垒二极管的特性能够实现低电压驱动。但是，在肖特基势垒二极管中，主电流以外延层为流路。因此，存在外延层的寄生电阻增大，而不能降低0N电阻值的问题。

另外，在现有的半导体装置中，在齐纳二极管中，在形成于外延层上面的阳极电极的端部下方形成有P型的保护区域。同样，在肖特基势垒二极管中，在肖特基势垒用金属层的端部下方形成有P型保护区域。通过该构造，由P型保护区域保护容易产生电场集中的区域。但是，在最外周配置P型保护区域的构造中，在施加反偏压时，在阳极电极的端部及肖特基势垒用金属层的端部附近，耗尽层的曲率容易产生变化。特别是在耗尽层的终端区域附近配置了上述端部的情况下，耗尽层的曲率半径增大。其结果是存在在耗尽层发生了曲率变化的区域容易引起电场集中，从而难以实现所希望的耐压特性。

另外，在现有的半导体这种中，在齐纳二极管动作时，在N型外延层区域会过度蓄积少数载流子即自由载流子(空穴)。而且，在齐纳二极管断开时，需要将该蓄积的自由载流子(空穴)从P型扩散层排除。此时，P型扩散层附近的自由载流子(空穴)浓度提高，反回复电流的时间变化率(di/dt)的绝对值增大。而且，存在因反回复电流的时间变化率(di/dt)而破坏变化二极管的问题。

另外，在现有的半导体装置中，将齐纳二极管和肖特基势垒二极管并联连接，实现低电压驱动。但是，在将上述二极管作为构成高频电路的电路元件的保护二极管使用时，存在齐纳二极管的寄生电容增大，高频特性恶化的问题。

再有，利用肖特基势垒二极管的低的顺向电压(Vf)特性，在向电路元件施加过电压时，使保护二极管先于电路元件的动作，防止电路元件破坏，在上述这种情况下，例如受形成于外延层表面的肖特基势垒金属层的构成影响等，肖特基势垒二极管的顺向电压(Vf)特性过度降低，从而存在反倾斜电流增大的问题。

发明内容