[发明专利]高耐压晶体管、其制造方法以及使用其的半导体器件无效

专利信息
申请号: 200710153117.3 申请日: 2007-09-26
公开(公告)号: CN101154684A 公开(公告)日: 2008-04-02
发明(设计)人: 林敬司 申请(专利权)人: 夏普株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 中国专利代理(香港)有限公司 代理人: 浦柏明;刘宗杰
地址: 日本大阪*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 耐压 晶体管 制造 方法 以及 使用 半导体器件
【权利要求书】:

1.一种高耐压晶体管,其中,具备:

栅极电极,设置在第1传导类型的半导体基板上形成的第1沟槽中;

源极和漏极,在所述栅极电极的两侧,分别与所述栅极电极空出规定间隔来形成;

第1电场缓和层,沿所述沟槽在所述源极侧的侧壁与所述沟槽在所述漏极侧的侧壁形成;以及

第2电场缓和层,包围所述源极和漏极,并形成于所述栅极电极与所述源极之间、和所述栅极电极与所述漏极之间,

漏极/源极扩散层的耐压比晶体管的耐压低1-3V。

2.根据权利要求1所述的高耐压晶体管,其中,

所述半导体基板表面的基板杂质浓度比所述第1电场缓和层的基板杂质浓度高。

3.根据权利要求1所述的高耐压晶体管,其中,

所述沟槽底面的基板杂质浓度比所述第1电场缓和层的基板杂质浓度低。

4.根据权利要求1所述的高耐压晶体管,其中,

所述沟槽底面下侧的基板杂质浓度比所述沟槽底面的基板杂质浓度高。

5.一种权利要求1所述的高耐压晶体管的制造方法,其中,

在半导体基板上形成所述第1沟槽,埋入CVD氧化膜,

形成以期望的宽度从所述第1沟槽的侧壁开口到外侧的第1光致抗蚀剂,

将所述第1光致抗蚀剂作为掩模,注入第2传导类型的第1离子,沿所述第1沟槽的侧壁,形成第1电场缓和层。

6.根据权利要求5所述的高耐压晶体管的制造方法,其中,

去除位于形成所述第1电场缓和层的范围内的第1沟槽内的CVD氧化膜,形成第2沟槽,

在所述第2沟槽的侧面与底面形成栅极氧化膜之后,在所述第2沟槽中形成栅极电极。

7.根据权利要求6所述的高耐压晶体管的制造方法,其中,

形成以期望的宽度覆盖所述栅极电极的绝缘膜,

将所述绝缘膜作为掩模,注入第2传导类型的第2离子,在所述绝缘膜的两侧形成源极和漏极,

注入第2传导类型的第3离子,在所述源极和漏极的下部与所述绝缘膜的下部,形成第2电场缓和层,与所述第1电场缓和层电连接。

8.根据权利要求5所述的高耐压晶体管的制造方法,其中,

所述第1离子注入到比所述第1沟槽的底面浅的位置。

9.根据权利要求7所述的高耐压晶体管的制造方法,其中,

所述第3离子注入到比所述第1离子的注入位置浅、比所述第2离子的注入位置深的位置。

10.根据权利要求7所述的高耐压晶体管的制造方法,其中,

利用所述半导体基板表面的基板杂质浓度与所述第3离子的注入,设定漏极/源极接合耐压。

11.根据权利要求5所述的高耐压晶体管的制造方法,其中,

利用所述半导体基板表面的基板杂质浓度和所述沟槽底面的基板杂质浓度与所述第1离子的注入,设定晶体管耐压。

12.一种半导体器件,其中,具备:

权利要求1所述的高耐压晶体管;以及

连接于所述高耐压晶体管上的输出端子。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710153117.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top