[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

高压器件可以使用漏极延伸NMOS(DENMOS)。DENMOS可以设置成具有高于工作电压的击穿电压，从而将其用作高压器件。DENMOS可以具有典型的NMOS晶体管结构，但是在漏极区域中具有漂移区。DENMOS中的漂移区可具有相对低的密度(例如1E16～5E17原子/cm³)，从而可将DENMOS用在高压电路中。

虽然DENMOS晶体管的结构可被设计为具有相对高的击穿电压，以在高电压下运行，但是在静电放电(ESD)时对不期望的放电电流进行分流的效率却比较低。这种较低的效率可能是由于漂移区具有相对低的密度而引起的。

可以在较短时间(例如，小于约100nsec)内进入ESD状态。因此，可以在DENMOS器件中加入寄生NPN-BJT，使得较高电流(例如1A～2A)可以瞬间流过DENMOS。但是电流可能沿着DENMOS晶体管的沟道表面流动，所以会由于EDS应力电流的存在而引起电流局部化(current localization)现象。

图1表示TDDNMOS(三重扩散漏极NMOS)，其试图缓解电流局部化现象和以相对校对的效率对不期望的放电电流进行分流。TDDNMOS可以通过在一系列步骤中扩散杂质而形成。

如图1所示，在半导体衬底21的预定区域中形成多个隔离层22。半导体衬底21可具有P阱以及在隔离层22之间形成的栅极23。可以通过将P型掺杂物注入半导体衬底201，以在隔离层22之间形成阱拾取区24。可以通过注入高密度N型掺杂物，以在隔离层22和栅极23之间形成源极有源区25。

可通过三个步骤来执行N型掺杂物注入工艺，以在栅极23与隔离层22之间形成漏极。可以在低密度漏极漂移区26中形成高密度漏极有源区27。可以在低密度漏极漂移区26中形成杂质区28，使得杂质区28与高密度漏极有源区27完全或充分重叠。

可通过同一掺杂物注入过程同时形成源极有源区25与漏极有源区27。在形成源极有源区25和漏极有源区27之后，它们的杂质密度基本上相同。栅极23下的P阱可以定义沟道，且可以通过注入杂质形成。栅极23下的P阱中的杂质密度可以小于漏极漂移区26中的杂质密度。

栅极23、阱拾取区24和源极有源区25可以共同连接地线(Vss线)。漏极有源区27可以连接电源线或单独的输入/输出焊盘。

但是，TDDNMOS(如图1所示)会要求另外的注入工艺，以引导电流以垂直方向流入。而且，为了改善热失控(thermal runaway)电流，必须进行额外的注入和/或掩模工艺。在制造工艺中，额外的工艺可能很昂贵，从而不利于制造者和消费者。

发明内容

本发明实施例涉及一种具有ESD(静电放电)保护的半导体器件。本发明实施例涉及一种方法，用以制造这样一种半导体器件，其具有可不需要注入和/或掩模工艺的ESD(静电放电)保护功能。

本发明中实施例，半导体器件包括至少一个以下元件，即：通过在半导体衬底中的隔离层之间注入杂质所形成的阱区；在阱区上部形成的漂移区；在半导体衬底上形成的并同时与漂移区一侧重合的栅极图案；在漂移区上形成的与栅极图案相邻的至少一个STI(浅沟槽隔离)。

附图说明

图1表示TDDNMOS(三重扩散漏极NMOS)。

图2和图3表示根据本发明实施例的半导体器件。

图4至图8表示根据本发明实施例的半导体器件的特性。

具体实施方式

图2表示本发明实施例的高压ESD保护器件。根据本发明实施例，可以在半导体衬底100上形成氧化层。可将杂质注入半导体衬底100，从而形成阱区110(例如HP阱区或HN阱区)。根据本发明实施例，可以在半导体衬底100的漂移区140(例如，N漂移区)中形成浅沟槽隔离(STI)130。可以在半导体衬底100中形成隔离层120。可以与栅极图案150相邻地形成STI 130。

在本发明实施例中，可以在半导体衬底100上和/或上方形成氧化层。可以在半导体衬底100上和/或上方形成光致抗蚀剂图案。可以在半导体衬底100上进行蚀刻工艺，以形成多个沟槽。根据本发明实施例，可以在用以定义有源区的沟槽中形成至少一个隔离层120和/或STI 130。在本发明实施例中，可以用硅氧化物(例如，SiO₂)填充沟槽，以形成至少一个隔离层120和/或STI 130。