[发明专利]快闪存储器

说明书

技术领域

本发明涉及一种存储器，特别是一种NAND型快闪存储器的布局及结构，可提升存储器的集成度。

背景技术

近年来，随着可携式电子产品的需求增加，快闪存储器或可电子抹除可编码只读存储器(electrica1ly erasable programmable read-only memory，以下简称为EEPROM)的技术以及市场应用也日益成熟扩大。这些可携式电子产品包括有数字相机的底片、手机、游戏机(video game apparatus)、个人数字助理(personal digital assistant，PDA)的存储器、电话答录装置以及可编程IC等等。

快闪存储器为一种非易失性存储器(non-volatile memory)，其运作原理乃通过改变晶体管或存储单元的阈值电压(threshold voltage)来控制相对应栅极沟道的开启或关闭以达到记忆数据的目的，使储存在存储器中的数据不会因电源中断而消失。

一般而言，快闪存储器可区分为NOR型及NAND型两种架构，其中NOR型快闪存储器读取快速，适合用在以编程转换为主的编程码快闪存储器(code flash)产品，而NAND型快闪存储器密度较高，适合用在以存取数据为主的数据快闪存储器(data flash)。

随着电子产品日渐缩小，快闪存储器的集成度也必须随之提升，因此，本发明提供一种快闪存储器的布局和结构，可提升快闪存储器，其利用特殊设计的选择栅极的导线布局，可以使快闪存储器的体积更加缩小。

发明内容

本发明提供一种可提升元件集成度的快闪存储器的布局，包含基底、第一有源区域，位于基底内，其中第一有源区域上依序设有第一存储器单元串、第一选择栅极晶体管以及第二选择栅极晶体管在同一行上，其中，第一选择栅极晶体管包含第一栅极沟道，第二选择栅极晶体管包含第二栅极沟道，此快闪存储器的布局另包含第二有源区域，位于基底内，其中第二有源区域上依序设有第二存储器单元串、第三选择栅极晶体管以及第四选择栅极晶体管在同一行上，其中，该第三选择栅极晶体管包含第三栅极沟道，第四选择栅极晶体管包含第四栅极沟道，其中，第一选择栅极晶体管和第三选择栅极晶体管排列在同一列上且彼此电连接，而第二选择栅极晶体管和第四选择栅极晶体管排列在同一列上且彼此电连接，其中，第一栅极沟道的长度等于第三栅极沟道的长度、第二栅极沟道的长度等于第四栅极沟道的长度，且第一栅极沟道的长度和第二沟道栅极的长度不相等。

利用本发明的布局其特征为栅极导线为锯齿状结构可以使元件集成度提升，并且可增进光学投射校正技术(Optical proximity correction，OPC)的效率。

附图说明

图1绘示本发明NAND型快闪存储器的布局图。

图2a所绘示的本发明的NAND型快闪存储器沿有源区域54所视的剖面示意图。

图2b所绘示的为本发明的NAND型快闪存储器沿有源区域68所视的剖面示意图。

图2c所绘示的为本发明的NAND型快闪存储器沿有源区域80所视的剖面示意图。

图2d所绘示的本发明的NAND型快闪存储器沿有源区域92的所视的剖面示意图。

图3至图8，其分别绘示本发明NAND型快闪存储器的操作方式。

附图标记说明

50 NAND型快闪记体                              52 基底

54、66、78、90 有源区域                        56、68、80、92 存储器单元串

58、60、62、64 选择栅极晶体管                  70、72、74、76 选择栅极晶体管

82、84、86、88 选择栅极晶体管                  94、96、98、100 选择栅极晶体管

102、104、106、108 栅极导线                    110、112 位接触垫

114、116、118、120 双位储存晶体管单元

122、124、126、128 双位储存晶体管单元

具体实施方式

本发明NAND型快闪存储器为一种双选择栅极晶体管(duel SG)的存储器架构，意即，在各个存储器单元串的两端均设有两个串联的选择栅极晶体管。此外，在各个存储器单元串内的每一个存储器晶体管均为双位储存晶体管。