[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，特别是涉及具有抑制了边角圆化(corner rounding)现象的栅电极结构的半导体装置及其制造方法。

背景技术

在具有MIS(Metal Insulator Semiconductor：金属绝缘体半导体)结构的晶体管中，栅电极正在不断走微小化之路。另一方面，在对栅电极形成接点时，有必要将栅电极中形成接点的栅极接触区域的尺寸设为与栅电极中位于活性区域上的区域的尺寸相比较大的值，以防止由于栅电极与接触孔之间的接合处错开而导致的接触面积的缩小使接触电阻上升。

在此，图35表示一般性晶体管的平面布置的一部分。

如图35所示，在半导体衬底11中，形成有元件隔离区域12和由该元件隔离区域12包围的活性区域13，一般在该活性区域13中的上部形成有源漏极区域14。此外，形成有跨越元件隔离区域12和活性区域13的栅电极15，栅电极15的一部分包括栅极接触区域17和布线区域18。在源漏极区域14和栅电极15的规定区域中，形成有贯穿着层间绝缘膜(未示)形成的接点16。如上所述，栅电极15在栅极接触区域17及布线区域18中的线条宽度，比栅电极15在活性区域14上的部分的线条宽度大。就是说，如图35所示，栅电极15不呈直线形状，而具有线条宽度变化的平面布置，在元件隔离区域12上的活性区域13附近具有曲折部分。

下面，对由于栅电极15如上所述具有线条宽度变化的平面布置而会发生的边角圆化现象、和起因于该现象而会出现的问题进行说明。

一般来讲，当对栅电极进行加工时，用相干光线经由用遮光材料在玻璃基板上构成掩模图案而成的光掩模照射半导体衬底上的、被称为抗蚀剂的感光材料，用投影透镜使透过光掩模后的衍射光进行一比一投影或缩小投影。这样来对栅电极进行加工。

因为当向抗蚀剂复印掩模图案时利用投影光的光学特性，所以如图36(a)所示，投影衍射光的干涉现象在该图案曲折而使线条宽度变化的部分的附近很显著，光学像会弯曲。就是说，在栅电极15的掩模图案中的存在于活性区域13附近的区域的曲折部分，会发生抗蚀剂形状20的矩形性降低的、所谓的边角圆化现象。在这种情况下，如图36(a)所示，抗蚀剂形状20中存在于活性区域13与栅极接触区域17之间的境界附近的部分的线条宽度L2，比抗蚀剂形状20中位于活性区域13上的其他部分的线条宽度L1大。同样，抗蚀剂形状20中存在于活性区域13与布线区域18之间的境界附近的部分的线条宽度L4，比抗蚀剂形状20中位于活性区域13上的其他部分的线条宽度L3大。因此，在用抗蚀剂形状20形成的栅电极15中，活性区域13上的栅极接触区域17及布线区域18附近的区域的线条宽度(L2、L4)，与栅电极15在活性区域13上的其他部分的线条宽度(L1、L3)相比较大。因此，有晶体管特性恶化、驱动能力下降、电路动作会出毛病等问题。

如图36(b)所示，例如在具有栅极接触区域17的栅电极15互相靠近的结构下，由于投影衍射光的干涉而会造成光强度的下降，抗蚀剂的清晰度不足会使互相靠近的栅电极15接触，造成短路。这是一个问题。

另一方面，作为解决所述问题的方法，有下述方法，即：使接点部分等曲折部分或线条宽度不同的区域远离活性区域13的方法，和将互相靠近的栅极接触区域17相互间的距离设为较长的值的方法。但是，所述方法会导致芯片面积的增加。于是，有人提案过被称为OPC(OpticalProximity Effct Correction：光学邻近效应修正)法的掩模图案修正方法。就是说，事先计算光的干涉，然后在掩模图案上事先追加或减去复印光学像中由于干涉而会发生变化的部分，来对掩模图案进行修正，以提高掩模图案的复印保真性(例如，参照专利文献1或专利文献2)。

【专利文献1】日本公开专利公报特开2004-93705号公报

【专利文献2】日本公开专利公报特开2005-114843号公报

然而，在所述现有OPC法中，有下述问题，即：掩模图案很复杂，使得计算机处理时间增大，并且难以检查掩模图案。而且，若要提高曲折部分的矩形性，就需要在栅极接触区域或布线区域的掩模图案中追加被称为衬线的追加图案，而若要提高栅极接触区域或布线区域中的分离性，就需要减少用于栅极接触区域或布线区域的掩模图案，因此存在所述两个提高措施难以两立的问题。

发明内容