[发明专利]半导体封装件及其方法

说明书

技术领域

本发明通常涉及半导体封装件，且更具体地说，涉及形成半导体封装件和其结构的方法。

背景技术

过去，半导体行业采用各种方法和结构来形成封装件以包封半导体管芯并为半导体管芯提供电连接。许多年来，半导体封装结构逐渐发展成期望为半导体封装提供越来越小的占有面积(footprint)。致力于提供更小的封装件，本行业开发了各种封装类型，包括，如层压型封装(laminate type package)，通常被称为球栅阵列(BGA)和层栅阵列(LGA)的封装件。其他能提供小的占有面积且易于制造的封装类型包括内嵌型封装(built-up type package)或电镀型封装(plated-up type package)，如BBC和蚀刻的无引脚栅阵列(ELGA)封装件。蚀刻的无引脚栅阵列型封装的例子提供在Islam等人的美国专利申请2005/0263864中，其公开在2005年12月1日。

这些现有封装件的一个问题在于一旦封装件被组装到底部衬底上，如印刷电路板或其他类似物，就很容易从外部将电探针插在底部衬底和半导体封装件之间并电接触半导体封装件上的触头。因为半导体封装件的触头是可以电探测到的，所以就有可能通过电探针电接触半导体管芯并访问存储在半导体管芯上的数据。

其他类型的封装件，如那些通常称为四侧扁平封装(QFN)的封装件，通常具有一部分引脚接头，其沿着封装件的侧面暴露。这种封装件很容易被探测到以获取储存在半导体管芯内的信息，管芯被包封在封装件内。

因此，期望具有一种能更安全地保护被包封的半导体管芯以免被电探测到的半导体封装件。

附图说明

图1根据本发明阐述了半导体封装件的实施方案的一部分的放大的底部平面图；

图2根据本发明阐述了图1封装件的一部分的放大的剖视图；

图3根据本发明示意性地阐述了组装到底部衬底的示例性实施方案上的图1封装件的一部分的放大的剖视图；

图4根据本发明阐述了另一个半导体封装件的实施方案的一部分的放大的底部平面图，该实施方案是图1封装件的可替代实施方案；

图5根据本发明阐述了又一个半导体封装件的实施方案的一部分的放大的底部平面图，该实施方案是图1封装件的可替代实施方案；

图6根据本发明阐述了另一个半导体封装件的实施方案的一部分的放大的底部平面图，该实施方案是图1封装件的可替代实施方案；

图7根据本发明阐述了另一个半导体封装件的实施方案的一部分的放大的底部平面图，该实施方案是图1封装件的可替代实施方案；

图8根据本发明示意性地阐述了组装到底部衬底的示例性实施方案上的图7封装件的一部分的放大的剖视图。

为了阐述的简化和清楚，附图中的元件并未必按比例绘制，且不同附图中的相同参考数字指代相同的元件。另外，为了简化描述，省略了众所周知的步骤和元件的描述和细节。如这里所采用的，载流电极是指器件的传送电流通过该器件的元件，如MOS晶体管的源级或漏级或者双极晶体管的发射级或集电极或者二极管的阴极或阳极，且控制电极是指器件的控制通过该器件的电流的元件，如MOS晶体管的栅级或者双级晶体管的基极。

具体实施方式

图1阐述了包括防干扰屏障(tamper barrier)20的半导体封装件10的实施方案的一部分的放大的底部平面图。之后将进一步看到，在封装件10被组装到诸如印刷电路板等的底部衬底上之后，防干扰屏障20基本上能避免电探测到封装件10的一些触头。

图2阐述了沿着图1的剖面线2-2的封装件10的一部分的放大的剖视图。

图3示意性地阐述了组装到底部衬底55的示例性实施方案上的封装件10的一部分的放大的剖视图。衬底55可以是玻璃纤维环氧树脂印刷电路板(PC)或类似物、陶瓷衬底、弯曲带型衬底、其他用于连接和互连封装的半导体器件的已知类型的衬底。这些描述参考图1-3。