[发明专利]均衡电路及其控制方法

说明书

技术领域

本发明涉及一种均衡电路及控制该均衡电路的方法。具体，本发明涉及一种均衡电路，其中调整连接到该均衡电路的第一布线和第二布线的电压，以及使得该电压相对于提供给该两个布线的电压的中点电压具有偏移，以及涉及控制该均衡电路的方法。

背景技术

为了获得高速工作，在差分地放大一对信号线中产生的电压差之后，诸如动态随机存取存储器(DRAM)的易失性半导体存储器件(在下文中，称为“存储器”)读出数据。在差分放大中，在读出数据之前，为了将信号线对的电压设置为基本上相同的电压(例如，电源电压和地电压之间的中点电压)，执行预充电操作和均衡操作。在完成那些操作和关断均衡电路之后，使存储单元的选通晶体管导通，这在信号线对之间产生了电压差。通过用读出放大器差分地放大该电压差，从而读出该数据。

此外，在DRAM中，因为由存储单元的电容器保持的电荷随时间而减小，且存在该存储数据可能丢失的担心，因此，必须执行刷新操作从而对该存储单元进行再充电。此外，在该刷新操作中，首先，相对于信号线对，执行预充电操作。然后，使存储单元的选通晶体管导通，以及使信号线对之一的电压接近存储单元的电压，这在该信号线对之间产生了电压差。该电压差被读出放大器差分地放大，以由此增加连接存储单元的信号线的电压。结果，存储单元被再次充电。

近年来，许多DRAM也用于便携式设备等。因此，要求那些DRAM消耗较小功率。但是，即使当DRAM不被存取时，该DRAM也需要刷新操作，且在刷新操作中将消耗功率。因此，降低DRAM的功耗以降低刷新操作中的功耗是有效的。

JP2003-173679A公开了一种在刷新操作中降低功耗的常规技术。通过电荷再循环，该常规技术减小了关于信号线的充电和放电电流。此外，通过改进存储单元的电容器中保持的电荷保持特性，刷新操作的频率被减小。根据该常规技术的半导体存储器件通过那些改进而降低了功耗。

在图9中图示了该常规技术中公开的示例性电路。图9所示的电路具有读出放大器SA0至SAn。每个高压侧电源布线SAP和低压侧电源布线SAN被连接到读出放大器SA0至SAn。此外，连接存储单元的一条位线Bit和用于提供基准电压到读出放大器的另一条位线Bit_B的每一个被连接到读出放大器SA0至SAn。更进一步，位线Bit和Bit_B通过均衡电路EQ互相连接。当均衡电路EQ导通时，位线Bit和Bit_B的电压是相同的。另一方面，当均衡电路EQ没有导通且读出放大器SA0至SAn工作时，位线Bit和Bit_B的电压取决于存储单元中存储的电荷量、高压侧电源布线SAP的电压、以及低压侧电源布线SAN的电压。

NMOS晶体管Ns被连接在低压侧电源布线SAN和地电压VSS之间。PMOS晶体管Pd被连接在高压侧电源布线SAP和电源电压VDD之间。此外，PMOS晶体管Pi被连接到高压侧电源布线SAP。再循环电容器CAP被连接在PMOS晶体管Pi和地电压VSS之间。

图10是图9所示的电路的刷新操作的时序图。首先，在时间Ta，使该均衡电路不导通，使NMOS晶体管Ns导通，以及低压侧电源布线SAN的电压被设为地电压VSS。此外，使PMOS晶体管Pi导通，以及高压侧电源布线SAP的电压被设为VIID(即，晶体管Pi侧上的再循环电容器CAP的端电压)(时间Ta)。在此情况下，用再循环电容器CAP中存储的电荷对高压侧电源布线SAP进行充电(时间Tb)，这使读出放大器SA0至San工作。由此，基于高压侧电源布线SAP和低压侧电源布线SAN的电压，分别设置位线Bit和Bit_B的电压。

然后，使PMOS晶体管Pi不导通，同时使PMOS晶体管Pd导通。结果，高压侧电源布线SAP的电压被设为电源电压VDD。此后，使PMOS晶体管Pi导通，同时使PMOS晶体管Pd不导通。结果，在再循环电容器CAP中存储(或再循环)高压侧电源布线SAP中的电荷，以及高压侧电源布线SAP的电压被设为VIID(时间Tc)。然后，使PMOS晶体管Pi和NMOS晶体管Ns不导通，以及使均衡电路EQ导通，由此将位线Bit和Bit_B互相连接。结果，位线Bit和Bit_B的电压被设为相同电压VIID/2(时间Td)。

具体地，在常规电路中，在再循环电容器CAP中存储与第一电压(例如，电源电压)和第二电压(电压VIID)之间的电压差相对应的电荷。通过在后续刷新操作中再循环所存储的电荷，对应于该电压差的电荷的消耗被降低，从而实现了低功耗。