[发明专利]在半导体器件中形成金属线的方法

说明书

本申请要求享有2006年9月8日提出的韩国专利申请No.10-2006-0086661的权益，在此引入其全文作为参考，就如在此将其全部列出一样。

技术领域

本发明涉及一种在半导体器件中形成金属线的方法，且尤其涉及一种在能够降低整个Cu金属线中层间绝缘膜的有效介电值k的半导体器件中形成金属线的方法，以通过在金属线上选择性地形成绝缘膜降低金属线的延迟时间常数(RC)(delay of time constant)。

背景技术

伴随着半导体器件高度集成和芯片尺寸降低的趋势，加速了金属线和多层布线的小型化。在具有多层布线结构的逻辑器件中，布线延迟是器件信号延迟的一个重要因素。器件信号延迟与布线电阻和布线电容的乘积成比例，从而降低布线电阻和布线电容以改善布线延迟是重要的。

目前，为了降低布线电容，广泛使用这样一种方法，其使用具有低电阻的Cu材料代替Al材料形成金属线。然而，其很难简化形成金属线的Cu图形，从而提出了一种镶嵌工艺，其中开口如布线沟槽或连接孔(通孔)形成于绝缘膜中以通过在开口中填充Cu形成金属线。

当Cu金属线通过镶嵌工艺形成时，于开口中填充Cu之前进行形成扩散阻挡膜的工艺以用金属籽晶覆盖开口的内壁，从而防止Cu扩散到绝缘膜中。

用于扩散阻挡膜的金属籽晶采用具有高绝缘特性和高熔点的金属如Ta或W。伴随着小型化Cu金属线的趋势，存在由于扩散阻挡膜相对高的有效介电值(k)导致的增加线后端(BEOL)布线的RC延迟的缺点。尤其，当包括具有0.1μm直径的通孔和具有0.1μm宽度的金属线的超高小型化布线层采用具有高熔点的金属如Ta或W时，存在相当大程度地增加布线电阻和接触电阻的缺点。

为了克服上述缺点，使用湿法工艺将金属籽晶选择性地用作Cu布线的绝缘层(金属帽盖层)，以保证布线的可靠性并降低RC延迟。

发明内容

因此，本发明涉及一种在半导体器件中形成金属线的方法，其基本上排除了由于现有技术的限制和缺点导致的一个或多个问题。

本发明的一个目的是提供一种在能降低整个Cu金属线中层间绝缘膜的有效介电值k的半导体器件中形成金属线的方法，以通过在金属线上选择性地形成绝缘膜减小金属线延迟时间常数(RC)。

在以下描述中部分地列举出本发明的其他优点、目的和特征，且根据对下文的检验部分该其他优点、目的和特征对于本领域技术人员是显而易见的，或者能够从本发明的实施中学习该其他优点、目的和特征。通过在所写描述和其权利要求以及所附附图中尤其指出的结构能实现并获得本发明的目的和其他优点。

为了实现这些目的和其他优点并根据本发明目的，如在此所体现并广泛描述的，在半导体器件中形成金属线的方法包括：在基板上形成层间绝缘膜，通过选择性图形化层间绝缘膜形成通孔，在包括通孔内部部分的层间绝缘膜表面上形成金属膜，用铜沟槽填充通孔的内部部分，使用反向电流以退镀(deplating)在层间绝缘膜表面上暴露出的铜层，以形成铜金属线和在铜金属线上的凹进区域，通过沉积在包括凹进区域的层间绝缘膜表面上形成上部绝缘膜，和通过蚀刻上部绝缘膜仅在铜金属线上的凹进区域上选择性形成绝缘帽盖层。

优选地，上部绝缘膜和绝缘帽盖层由选自由SiN、SiCN和SiOC构成的组的一种制成。

优选地，使用热沉积方法或等离子体沉积方法在层间绝缘膜表面上沉积上部绝缘膜。

应该理解，本发明前述的一般描述和以下的详细描述都是示意性的和说明性的，且意欲提供对如所要求的本发明的进一步说明。

附图说明

所包括的用于提供对本发明进一步解释并结合进来构成本申请一部分的附图说明了本发明的实施方式，并与说明书一起用于说明本发明的原理。在附图中：

图1A至1E示出了用于说明根据本发明在半导体器件中形成金属线的方法的截面图。

具体实施方式

现在，对于本发明的优选实施例作详细参考，附图中示出了其实例。尽可能在整个附图中使用相同的参考数字以表示相同或相似的部件。

以下，将参考附图详细描述根据本发明实施例形成金属线的方法。

图1A至1E示出了用于说明根据本发明在半导体器件中形成金属线的方法的截面图。

用于采用本发明的半导体衬底是具有晶体管和部件的衬底，用于在其上形成半导体器件。执行电化学电镀(ECP)工艺以在基板上形成铜金属线。

根据本发明在半导体器件中形成金属线的方法包括通过Cu电化学电镀(ECP)工艺形成铜金属线的工艺，如图1A中所示。Cu电化学电镀(ECP)工艺是用于在基板中形成金属线的一般工艺，并包括如下进行的工艺。