[发明专利]制造感应器的方法

说明书

本申请要求享有2006年9月13日提交的韩国专利申请No.10-2006-0088426号的权益，在此引如其全文用以参考。

技术领域

本发明涉及一种制造半导体器件的方法，更尤其涉及一种使用系统级封装(system-in-package，SIP)制造感应器的方法。

背景技术

一种半导体器件，诸如射频(RF)器件，可能包括多个电路元件，诸如晶体管、感应器、电容器、电阻器和变容二极管。其中，感应器可能在RF芯片中是必须的。

感应器，作为单一器件，通常在RF芯片中占据最大面积。由于RF芯片应该与电路元件高度集成，所以需要使感应器所占据的面积最小，同时保持感应器的电感值。

在无源电路元件中，诸如感应器，由于不需要的寄生电阻和不需要的寄生电容，感应器中的主要特性因子即特征系数(Q)和自谐振频率(fωo)降低。因此，当应用到RF集成电路(IC)时，无源电路元件的特征可退化。

为了防止感应器的主要特征因子降低，减小寄生电阻和寄生电容很重要。因此，当制造感应器时，可通过使用低电阻(例如，金(Au))的金属形成金属线、增加金属线的厚度或增加介电膜的厚度而降低寄生电阻和寄生电容。

然而，在传统的半导体器件制造工艺中，由于当制造感应器时形成具有较大厚度的金属膜，因此难以防止以上情形发生。特别地，由于晶体管和金属线还形成于其上形成有感应器的衬底上，工艺条件复杂化。另外，当错误地形成感应器时，在衬底上形成的其它元件就不能使用。

当电流流入到感应器中时，感生磁场。磁场可能影响流入位于感应器下面的金属线中的电流。由于感应器还可用作电阻器，所以由于感应磁场的存在而极大地影响了半导体器件的性能。

发明内容

因此，本发明针对一种制造感应器的方法，其基本避免了由于现有技术的局限和缺点所造成的一个或多个问题。

在一个方案中，提供一种制造感应器的方法，该方法能独立制造感应器和晶体管，并且经由SIP连接感应器到晶体管。

在以下说明中将描述本发明的其它特征，并且这些特征对于本领域的普通技术人员在以下的参考或者通过对本发明的实践是显而易见的。通过在书面描述以及所附的权利要求书和附图中特别指出的结构可实现并得到本发明的特征。

根据本发明，提供一种使用系统级封装(SIP)技术制造感应器的方法，该方法包括：构图硅衬底以形成第一穿孔，在所述第一穿孔的内壁中沉积第一屏障金属，在所述穿孔中掩埋第一金属材料，以及平坦化所述金属材料以形成第一穿透电极；在包括所述第一穿透电极的所述第一硅衬底的第一表面上沉积绝缘膜，以及构图所述绝缘膜以形成感应孔和与所述第一穿孔对齐的第二穿孔；在所述感应孔和所述第二穿孔的内壁中沉积第二屏障金属，在所述感应孔和所述第二穿孔中掩模第二金属材料，以及平坦化所述第二金属材料以形成感应器和第二穿透电极；以及在所述绝缘膜上沉积保护膜以及执行晶背研磨(back grind)工艺，使得所述第一穿透电极从所述硅衬底的第二表面暴露，所述第二表面与所述第一表面相对。

应该理解，本发明上面的概述和下面的详细说明都是示例性和解释性的，仅意欲对所要求保护的本发明提供进一步解释。

附图说明

包括于本申请提供对本发明更好的理解并在此结合为本申请的一部分的附图示出了本发明的实施方式，并且与具体实施方式一起用于解释本发明的原理。

图1A至图1C是横截面视图，其示出了根据本发明的示例性实施方式使用SIP制造感应器的方法。

具体实施方式

在以下文中，将参照图1A至图1C详细描述本发明的优选实施方式。在整个附图中，尽可能使用相同的附图标记表示相同或相似的特征。

将参照图1A至图1C描述根据本发明的各种实施方式的配置和操作。将在至少一个实施方式中描述在图1A至图1C中示出并做以下文中描述的配置和操作，但是不意欲限制本发明的精神和范围。

图1A至图1C是横截面视图，其示出了根据本发明的实施方式使用SIP制造感应器的方法。