[发明专利]一种驱动器电路

权利要求书

1.一种驱动器电路，包括一传统驱动器，与传统驱动器的输出端相连的待测器件，其特征在于，还包括：

一反馈回路，所述反馈回路的反馈输出端和第一输入端与所述传统驱动器输入端相连，其第二输入端与待测器件的电压输入端相连，所述反馈回路用于通过反馈使待测器件的电压输入端的电压为期望加在待测器件上的电压；

其中，所述反馈回路包括一加法器和一减法器(U2)，加法器的输出端为所述反馈回路的反馈输出端，减法器(U2)的第一输入端和第二输入端分别为所述反馈回路的第一输入端和第二输入端，加法器的第一输入端与所述期望加在待测器件上的电压相连，第二输入端与减法器(U2)的输出端相连，减法器(U2)的输出端输出电压为传统驱动器输入端电压与待测器件的电压输入端的电压之差，加法器的输出端电压为所述期望加在待测器件上的电压和减法器(U2)输出端输出电压之和。

2.如权利要求1所述的驱动器电路，其特征在于，还包括，一监测电路，用于监测待测器件进入反驱动状态的时间，当待测器件进入反驱动状态的时间超过系统设定的最大驱动电流时间时，断开待测器件与所述驱动器电路的连接，保护待测器件。

3.如权利要求2所述的驱动器电路，其特征在于，所述监测电路包括采样电阻、电压采样模块和监控模块，以及继电器，其中，

采样电阻与继电器串联在所述传统驱动器输出端和待测器件的电压输入端之间，采样电阻与所述传统驱动器输出端相连，继电器与待测器件相连；

所述电压采样模块连接在采样电阻的两端，用于获取采样电阻两端的电压；

监控模块的与电压采样模块的输出端和系统设定的电压(Vref)相连、还与一系统设定的最大驱动电流时间信号相连，所述电压(Vref)等于系统设定的参考驱动电流值乘以采样电阻的值，监控模块的输出端S_control信号端与继电器相连，当电压采样模块的输出大于所述电压(Vref)时，所述待测器件进入反驱动状态，所述待测器件进入反驱动状态的时间超过所述最大驱动电流时间时，监控模块的输出控制信号断开继电器。

4.如权利要求3所述的驱动器电路，其特征在于：所述监控模块输出控制信号断开继电器时，还输出报警信号至系统，提示测试失败。

5.如权利要求3所述的驱动器电路，其特征在于，所述电压采样模块为一减法器(U3)，所述减法器(U3)一端连接在采样电阻与传统驱动器相连的一端，另一端连接在采样电阻的另一端，所述减法器(U3)输出采样电阻两端电压差。

6.如权利要求3所述的驱动器电路，其特征在于，所述监控模块包含一电压比较模块和一复杂可编程逻辑器件(CPLD)，所述电压比较模块的输入端与所述电压采样模块的输出端和系统设定的电压(Vref)相连，其输出端与所述复杂可编程逻辑器件(CPLD)相连，当电压采样模块的输出大于所述电压(Vref)时，输出告警信号至所述复杂可编程逻辑器件(CPLD)，所述复杂可编程逻辑器件(CPLD)开始计时，当所述计时时间大于最大驱动电流时间时，监控模块的输出控制信号断开继电器。