[发明专利]沟槽型MOS晶体管及其制造方法

说明书

本申请要求享有2006年9月12日提交的韩国专利申请No.10-2006-0087747号的权益，在此全文引用以供参考。

技术领域

本发明涉及一种半导体器件，更尤其涉及沟槽型(trench-type)金属-氧化物-半导体(MOS)晶体管和用于制造该沟槽型MOS晶体管的方法。

背景技术

图1A和图1B是传统沟槽型MOS晶体管的横截面图。

参照图1A，传统沟槽型MOS晶体管包括半导体衬底100、设置在半导体衬底100上的漏区101、在漏区101上形成的漂移区102、在漂移区上形成的沟道体103(channel body)和在沟道体103上形成的源区104。漏区101中注入高浓度的N型掺杂剂。漂移区102中注入有低浓度的N型掺杂剂。沟道体103可注入有P型掺杂剂。源区104可注入有N型掺杂剂。

该结构可以蚀刻至预定深度以形成沟槽。例如，该结构可蚀刻至一深度，从而暴露出部分漂移区102，从而形成沟槽。随后，在沟槽的内壁上形成栅氧化物膜106。

其后，可将多晶硅层填入到沟槽中以形成栅极105。例如，N型掺杂剂可注入到多晶硅层中以形成栅极105。

在图1A中示出的沟槽型MOS晶体管中，由于在沟槽中填充的多晶硅层，在漏区101和栅极105之间的区域107中产生电容。电容可阻碍高速操作，以及可产生例如密勒效应(Miller effect)。

如在图1B中所示，在沟槽中形成栅氧化物膜106a以在沟槽的底部具有更大的厚度。即，在图1B中示出的沟槽型MOS晶体管包括栅氧化物膜106a，该栅氧化物膜106a形成为以在栅极105和漏区101之间的区域108中具有一厚度。在区域108(如在图1B中所示)中的栅氧化物膜106a的厚度大于区域107(如图1A中所示)中的栅氧化物膜106的厚度。

发明内容

因此，本发明针对沟槽型MOS晶体管和制造该沟槽型MOS晶体管的方法。

在与本发明的实施方式中，提供能减少在栅极和漏区之间的电容的沟槽型MOS晶体管。

在与本发明的另一实施方式中，通过在由多晶硅形成的栅极中形成PN结，提供能减少在栅极和漏区之间的总电容的沟槽型MOS晶体管。

根据本发明的实施方式，沟槽型MOS晶体管包括半导体衬底；在半导体衬底上形成的漏区，该漏区注入有第一传导型掺杂剂；在漏区上形成的漂移区，该漂移区域由第一传导型掺杂剂注入；在漂移区上形成的沟道体，该沟道体注入有第二传导型掺杂剂；在沟道体中形成的源区，该源区注入有第一传导型掺杂剂；通过蚀刻源区、沟道体和部分漂移区形成的沟槽；在沟槽的内壁上形成的栅绝缘膜；和在沟槽中及在栅绝缘膜上形成的多晶硅栅极，多晶硅电极具有注入有第一传导型掺杂剂的下部分和注入有第二传导型掺杂剂的上部分，上部分和下部分在其之间形成结。

例如，漏区可包含注入到其中的高浓度N型掺杂剂，漂移区可包含注入到其中的低浓度N型掺杂剂，沟道体可包含注入到其中的P型掺杂剂，以及源区可包含在其中注入到其中的N型掺杂剂。

例如，多晶硅栅极包括在注入P型掺杂剂的区域和注入N型掺杂剂的区域之间的PN结。

例如，多晶硅栅极包括包含N型掺杂剂的第一多晶硅部分和包含P型掺杂剂的第二多晶硅部分。第二多晶硅部分可在第一多晶硅部分下面形成。

例如，在多晶硅栅极的上部分和下部分之间的结可以与漂移区及沟道体之间的结对齐或者低于该结。

在与本发明的另一实施方式中，用于制造沟槽型MOS晶体管的方法包括在半导体衬底形成注入有高浓度的第一传导型掺杂剂的漏区，在漏区上形成注入有低浓度的第一传导型掺杂剂的漂移区；以及在漂移区上形成注入有第二传导型掺杂剂的沟道体；蚀刻沟道体和部分漂移区以形成沟槽；在沟槽的内壁上形成栅绝缘膜；在沟槽中形成多晶硅栅极，该多晶硅栅极具有注入有第一传导型掺杂剂的下部分和注入有第二传导型掺杂剂的上部分，该下部分和上部分在其之间形成结；以及在位于多晶硅栅极的两侧的沟道体中形成源区。

例如，第一传导型掺杂剂可包括N型掺杂剂而第二传导型掺杂剂可包括P型掺杂剂。

例如，多晶硅栅极的结可包括PN结。

例如，形成多晶硅栅极的步骤可包括在沟槽的下部分中形成注入有P型掺杂剂的下多晶硅层；以及在沟槽的上部分中形成注入有N型掺杂剂的上多晶硅层。因此，在多晶硅层的下部分和上部分之间的结可在与漂移区和沟道主体之间的结对齐的位置处或低于该结的位置处形成。