[发明专利]TMR容错计算机无效
| 申请号： | 200710144973.2 | 申请日： | 2007-12-29 |
| 公开（公告）号： | CN101216795A | 公开（公告）日： | 2008-07-09 |
| 发明（设计）人： | 崔刚;汪东升;杨孝宗;李斌;吴智博;左德承;刘宏伟;董剑;苗百利;张展;向琳;罗丹彦;舒燕君;温东新 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F11/18 | 分类号： | G06F11/18;G06F15/167 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 | 代理人： | 牟永林 |
| 地址： | 150001黑龙江*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | tmr 容错 计算机 | ||
1.TMR容错计算机，它包括一号子计算机(1)、二号子计算机(2)和三号子计算机(3)，上述三个子计算机通过通讯链路(4)实现子计算机之间的通信；其特征在于每个子计算机内部还包括：
表决电路(5)，以实现把一号子计算机(1)、二号子计算机(2)和三号子计算机(3)分别执行同一个任务所得到的运算结果放到表决电路(5)内比对，按照“少数服从多数的原则”判定哪个运算结果为正确，并根据子计算机的运算结果是否与正确的运算结果相同，认定该表决电路(5)所在的子计算机是否有权占据外部通信总线(8)；
仲裁排队器(6)，接收表决电路(5)的表决结果，对表决电路(5)已经认定的有权占据外部通信总线的子计算机的优先顺序进行排队，由位列第一的子计算机占据外部通信总线(8)；仲裁排队器(6)内默认三个子计算机之间的总线控制优先权限是一号子计算机(1)最高、二号子计算机(2)次之，三号子计算机(3)最低；
串行总线接口电路(7)，执行仲裁排队器(6)的仲裁结果，沟通外部通信总线(8)与相应的子计算机之间的通信往来。
2.根据权利要求1所述的TMR容错计算机，其特征在于每个子计算机内部还包括时间监视器(10)，所述时间监视器(10)实时监视自身子计算机是否有故障，并把时间监视器(10)的监视结果输入仲裁排队器(6)内，与表决电路(5)的表决结果和三个子计算机之间默认的总线控制优先权限共同进行逻辑运算，从而产生谁占据外部通信总线(8)的选择结果。
3.根据权利要求1所述的TMR容错计算机，其特征在于所述TMR容错计算机还包括共享外存储器(11)，所述共享外存储器(11)根据仲裁排队器(6)内的结果，由占据外部通信总线(8)的子计算机占有共享外存储器(11)的访问权利。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710144973.2/1.html，转载请声明来源钻瓜专利网。
