[发明专利]形成绝缘膜的方法

说明书

相关申请的交叉引用

本申请基于2006年8月21日提交的日本专利申请No.2006-223775，并要求对其的优先权，该申请的内容通过引用全部结合于此。

技术领域

本发明涉及通过在具有器件元件形成于其上的半导体基板或绝缘基板上真空层压绝缘有机材料(干膜抗蚀剂)的保护膜来形成绝缘膜的方法。

背景技术

绝缘有机材料(干膜抗蚀剂)常常被用来覆盖和保护具有形成于半导体基板上的半导体器件元件的半导体器件的半导体器件元件的表面、或者诸如线圈和电容器的无源元件以及形成于绝缘基板上的IC(集成电路)的半导体器件元件的电子零件的表面。在半导体基板的表面上存在由形成于其上的半导体所导致的凸起部分，而在具有电感器的绝缘基板的表面上存在由形成于其上的、厚度为几十微米的线圈图案所导致的凸起部分。这些凸起部分具有三维结构。在常规层压工艺中，这种结构的间隔中俘获有气泡或空隙。

为了避免包含空气，众所周知一种层压装置—真空层压机，其中绝缘有机材料(干膜抗蚀剂)的保护膜被层压于半导体基板或绝缘基板上。真空层压机设置有能够通过抽气在其中生成真空环境的腔室。

真空层压机还在腔室中设置有可被加热并通过调节压力膨胀的薄膜。允许容纳于腔室中的一对或多对基板与干膜抗蚀剂(下文中也简称为“抗蚀膜”)被引入到该腔室中，并且腔室被抽空，其中膨胀的薄膜将抗蚀剂粘附地紧压在基板上，从而用抗蚀膜覆盖基板。

专利文献1对真空层压进行描述，并公开了一种在光敏干膜(抗蚀膜)与具有凸起曲面的基板之间获得基本上无空隙的界面的方法。

[专利文献1]

日本未经审查专利申请公开No.H2-226152。

然而，在上述常规技术中，与基板的内部区域中的平坦区相比，堆积(积聚)于基板的周边区域中的抗蚀膜在基板的周边区域中形成抗蚀膜隆起(以下称为高度差(elevation))。位于隆起位置上的器件元件由于较厚的抗蚀膜而变得不合格。因而，隆起位置导致缺陷器件元件的数量增加这个问题。

抗蚀膜在周边区域中的隆起位置是在抗蚀膜的真空层压过程中，由抗蚀膜在基板周边区域上的堆积(积聚)所导致的，其中经加热和软化的抗蚀膜通过例如大气压的压力受到挤压，并向由紧压抗蚀膜的PET膜所封闭的基板的边缘往外延伸，如图2所示以及以下将描述的。基板的外边缘用作由例如大气压的压力对基板1之外的隔膜(在图2中未示出)部分所施加的力的支点，该隔膜通过PET膜15将抗蚀膜5压向基板1。结果，隔膜/PET膜被紧紧地压在基板的外边缘上，并且恰好在边缘内部的位置变形为向上凸起，从而导致受压抗蚀膜在此位置上积聚。因此，在基板的周边区域上形成抗蚀膜的隆起位置。如果周边环形电极被设置在基板的周边区域上，则将进一步加剧该抗蚀膜的隆起。

以下将描述周边环形电极，该电极对周边区域中抗蚀膜的隆起产生影响。

在制造半导体器件或诸如电感器的电子零件的工艺中，在许多情况下采用电镀工艺。在形成厚度具体为几十μm的金属薄膜的情形中，通常采用电镀工艺。在采用电镀工艺的情形中，需要使电流通过要电镀的基板(例如，硅基板或铁氧体基板)。为了施加电流，需要在基板的周边区域中形成周边环形电极。周边环形电极在电镀工艺中与电镀装置的电极形成接触。电镀工艺也在此周边环形电极上进行电镀。

如前所述，抗蚀膜堆积(积聚)于基板的端部区域上并形成隆起，该区域中排列有周边环形电极。这表示抗蚀膜有大高度差，即抗蚀膜表面的高度平面与连接端子(封装端子/电极极板)的水平面之间有较大差值，该端子形成于与周边环形电极相邻的器件元件(感应器或半导体器件元件)的边缘上。这个抗蚀膜高度差可能过大而不能满足规范要求，从而增加了缺陷器件的数量。抗蚀膜的大高度差使得难以在器件元件的连接端子与印刷电路板的布线图之间执行焊接。

图15是抗蚀膜形成于其上的基板的基本部分的横截面视图。尽管以电镀图案形成的凸起部分3实际上在器件元件6的表面上具有复杂的平面和截面配置，但是为了方便起见，形成于一个器件元件上的凸起部分3的截面配置在图15中表示成方块。

在基板1上形成具有凸起部分3和周边环形电极2的电镀图案的器件元件6之后，进行真空层压工艺。抗蚀膜5在周边环形电极2与靠近该周边环形电极2的凸起部分3a之间的区域中形成较厚的隆起。例如，凸起部分3是电镀图案。