[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明涉及半导体元件及其形成方法，且特别涉及改善半导体元件在生长程序时，因硼扩散至高电压栅极氧化层所导致的不稳定。

背景技术

微电子元件已被大量的使用在各种的应用上，且变为现今社会不可或缺的一部分。其中的应用包括计算机、电话及家庭娱乐等。而电子元件被大量应用的理由之一是其性能的扩充及成本的降低。因此技术上的改进已成为发展半导体元件的重要部分。

以下将简要说明用来形成半导体元件的工艺。将一材料，如硅，作为一基底或基板，并在其上方形成各种电子元件。将此材料形成一适当的形状，通常是称为晶片的薄片。接着选择性地以一种或多种掺质，如硼离子或磷离子，处理此材料。通过导入上述杂质可获得所需的半导体特性。最后各种结构会形成于晶片上以获得所需的元件。

晶片上的表面结构可以蚀刻程序来完成。将晶片表面暴露于一蚀刻剂中。一般来说，可利用公知的光刻技术来进行选择性蚀刻。在光刻技术中，光致抗蚀剂或其它抗蚀材料平匀地沉积于晶片表面。此抗蚀材料可选择性通过一掩模来将部分的抗蚀材料曝光而其它部分则未曝光。曝光后的光致抗蚀剂会变得更坚硬或更脆弱，接着可利用溶剂清除较脆弱的部分，而存留的光致抗蚀剂可保护晶片表面不被蚀刻剂所侵蚀。当晶片蚀刻程序完成后，再将之前存留的光致抗蚀剂以一适当的溶剂去除。

此外，可利用各种沉积技术将其它材料，例如金属或其它导电及绝缘材料等沉积于晶片表面，例如，以化学气相沉积(CVD)或溅镀法进行沉积。也可额外注入离子。接着，选择性地沉积及移除各种材料，使层状堆叠的电子元件结构形成于晶片表面。

单一晶片通常含有多个晶粒，通常各晶粒皆为相同结构，但并非绝对。在所有工艺结束后(或在中间程序时)，可对晶片进行检查及测试，并将损坏的部分移除或修复。最后将分离及测试过的晶粒封装于一硬塑料材料中并以外部导线连接晶粒内部。封装完成的晶粒具有许多的导线，又可称为芯片。

在工艺当中，电子元件可同时形成于晶片上。当某一材料在沉积或选择性蚀刻后，此材料可被用于许多相同或不同的元件。因此需要小心的设计使其符合经济效益。

例如，在高电压混合信号模式(high voltage mixed mode，HV-M.M)的应用方面，半导体元件具有一电容器结构，置于NMOS低电压(LV)栅极及NMOS高电压(HV)栅极之间，如图1A-1F所示。图1A-1F为半导体元件10的传统工艺剖面图，应注意的是，本发明所述的“半导体元件”可为一或多个晶粒所形成的芯片，且在其它情况下，则是描述晶粒特定部分的元件或工艺。

图1A-1F显示半导体元件10的制造，首先形成基板12，其被选择性地掺杂以形成三个不同的区域。此三个区域包括p型阱15、n型阱20及p型阱25。在此步骤中所形成三个区域可用来支持三个元件(请参照图1F)。如上所述，图1的半导体元件包含此三种元件及其相关结构。接着形成场氧化结构30、31、32、33。同时(或之后)HV栅极氧化层35形成于p型阱15之上，如图1B所示。HV栅极氧化层35可利用四乙氧基硅烷(TEOS，tetraethylorthosilicate)化学气相沉积及选择性蚀刻来形成。在沉积的材料上进行蚀刻程序以产生所需要的图案，又称为“图案化”。

第二栅极氧化层40形成于半导体元件的整个表面，如图1C所示。接着形成一导电层(如多晶硅)，并选择性蚀刻此导电层以形成导电结构45、46及47，如图1D所示。结构46形成一电容器的下导电层，导电结构45为一HV栅极，导电结构47为一LV栅极。多晶硅间氧化层/高温氧化层50形成于导电结构46之上，如图1E所示。最后，第二导电层55沉积于多晶硅间氧化层/高温氧化层50之上以形成电容器的上导电层。半导体元件10的表面配置如图1F所示。

然而，由上述传统工艺所形成的HV栅极氧化层具有可靠度不佳等缺点。而栅极氧化层的低稳定度显然是在进行TEOS沉积时由p型阱15的硼扩散所造成的结果。因此，半导体业界急需一种可制造高稳定度HV栅极的方法。

发明内容

本发明的目的是提供一种高稳定度的半导体元件，其在形成栅极氧化层之前沉积一离子阻障层，以增加HV栅极氧化层的稳定度。

为实现本发明的目的提供一种半导体元件，包括一电容器，一高电压栅极，邻近该电容器；所述电容器包括一第一导电层，一第二导电层，设置于该第一导电层上方；以及一硼阻障层，设置于该第一及第二导电层之间作为一介电层；所述高电压栅极包括一硼阻障层；以及一导电层，设置于该硼阻障层上。