[发明专利]穿透硅通道芯片堆叠封装

说明书

技术领域

本发明涉及一种穿透硅通道芯片堆叠封装，且特别涉及利于芯片选择的穿透硅通道芯片堆叠封装。

背景技术

针对半导体集成器件的封装技术已经持续发展以满足安装效率和小型化的要求。由于在最近电器/电子设备的发展趋势中要求小型化和高性能，所以已发展了多种半导体堆叠技术。

在半导体工业中涉及的“堆叠”为至少两个半导体芯片或封装在垂直方向叠加起来的技术。例如，当这种堆叠技术应用在存储器件的领域中，可以实现封装的产品具有的存储容量是没封装的芯片的存储容量的两倍多，且因此可以提高安装领域使用的效率。

图1为说明传统芯片堆叠封装的截面示意图。如图所示，芯片110通过媒介粘合剂130堆叠在基板120上且每个芯片110通过线140导电连接到基板120。包括堆叠的芯片110和线140的基板120的上表面由密封剂150如环氧成型混合物(EMC)密封，且基板120的下表面粘附焊料球160作为至外电路的安装装置。

图1中，参考数字112表示垫，122表示电极终端，124表示球焊盘，和126表示电路布线。

然而，传统芯片堆叠封装具有如下几个缺点：由于使用金属线来使信号连接到每个芯片致使运行速度相对慢；由于基板上需要额外的区域给引线键合致使封装的尺寸不能更紧凑；以及由于在每个芯片的焊盘上需要用于引线键合的间隙致使封装的高度不能更低。

为了克服上面描述的与传统芯片堆叠封装相关的问题，已经提出了采用穿透硅通道(在下文称TSV)的芯片堆叠封装。

图2为说明TSV芯片堆叠封装的截面图。如图所示，在TSV芯片堆叠封装200中，通过在每个芯片210中形成孔洞且用导电层填充该孔洞来形成TSV 270，且此后由TSV 270在芯片210之间形成导电连接。

在图2中，参考数字212表示垫，220表示基板，222表示电极终端，224表示球焊盘，226表示电路布线和260表示焊料球。

如图1所示，TSV芯片堆叠封装200将不需要基板上的额外的区域来提供给引线键合的导电连接和不需要芯片之间存在间隙来提供给芯片和基板之间的引线键合。因此，当与图1所示的传统封装100比较时，因为基板和芯片之间的信号连接长度缩短，TSV芯片堆叠封装200减小了尺寸和高度，以及因此可提高其中封装的芯片的运行速度。

如图1所示，在堆叠与非快速存储芯片的情况下，采用引线键合来实现这种芯片堆叠封装，现参考图3，通过对芯片310a、310b的芯片选择垫进行彼此不同的引线键合使得电极终端322a、322b(也就是Vcc端和Vss端)引线键合到芯片310a、310b如图3所示，从而在封装的器件运行期间能够进行芯片选择。

然而，在TSV芯片堆叠封装的情况下，在器件的运行期间选择特定的芯片是不可能，因为在TSV芯片堆叠封装中没有形成引线键合如图3所示。因此，为了芯片选择，TSV芯片堆叠封装需要新颖的连接结构。

此外，在传统芯片堆叠封装中，芯片选择需要随堆叠的芯片的数量增加而增加芯片选择垫的数量。

然而，如果芯片选择垫的数量增加，由于提供给个体芯片的垫片数量增加使得芯片尺寸不可避免地增加了，且这会阻止该封装自身以及应用该封装的产品的理想的最小化。

发明内容

本发明的实施例涉及一种TSV芯片堆叠封装，其在器件运行期间有利于芯片选择。

同样，本发明的实施例涉及一种TSV芯片堆叠封装，其能够实现大量芯片堆叠而不增加芯片尺寸。

在一实施例中，TSV芯片堆叠封装可包括：基板；多个堆叠在基板上的芯片，其具有芯片选择垫、穿透硅通道和分别连接芯片选择垫和穿透硅通道的重布线，穿透硅通道各自相连；以及贴装在基板的下表面的外部连接终端，其中每个堆叠的芯片中形成重布线以作为芯片选择垫和穿透硅通道之间的连接结构，其在每个芯片中都与其他的不同。

在该实施例中，可堆叠四个芯片。

每个堆叠的芯片具有第一和第二芯片选择垫、第一至第三穿透硅通道和以各不相同的结构连接第一和第二芯片选择垫与第一至第三穿透硅通道的两个重布线。

第一穿透硅通道安置在第一和第二芯片选择垫之间，且第二和第三穿透硅通道分别安置在第一和第二芯片选择垫外部。

第一至第三穿透硅通道被施加Vss或Vcc信号。

在该实施例中，可堆叠八个芯片。

每个堆叠的芯片具有第一至第三芯片选择垫、第一至第四穿透硅通道和以各不相同的结构连接第一至第三芯片选择垫和第一至第四穿透硅通道的三个重布线。