[发明专利]穿透硅通道芯片堆叠封装有效
| 申请号: | 200710140732.0 | 申请日: | 2007-08-09 |
| 公开(公告)号: | CN101330076A | 公开(公告)日: | 2008-12-24 |
| 发明(设计)人: | 金钟薰 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L25/065;H01L23/488 |
| 代理公司: | 北京市柳沈律师事务所 | 代理人: | 彭久云;许向华 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 穿透 通道 芯片 堆叠 封装 | ||
1.一种穿透硅通道芯片堆叠封装,包括:
基板;
多个堆叠在该基板上的芯片,每个芯片具有芯片选择垫、穿透硅通道和分别连接该芯片选择垫和该穿透硅通道的重布线,其中每个芯片的该穿透硅通道都相应地与临近堆叠的芯片的该穿透硅通道连接;和
外部连接终端,其贴装在基板的下表面,
其中形成在每个堆叠的芯片中的该重布线,以在该芯片选择垫和该穿透硅通道之间建立连接,使得连接该芯片选择垫和该穿透硅通道的连接结构对于每个堆叠的芯片不相同。
2.如权利要求1所述的穿透硅通道芯片堆叠封装,其中堆叠在基板上的芯片的总数为2n,n为大于等于2的整数。
3.如权利要求2所述的穿透硅通道芯片堆叠封装,其中堆叠在该基板上的芯片总数为4个。
4.如权利要求3所述的穿透硅通道芯片堆叠封装,其中每个所述堆叠的芯片设有第一和第二芯片选择垫、第一到第三穿透硅通道和两个重布线,使得第一和第二芯片选择垫与第一至第三穿透硅通道之间的连接对每个芯片都不同。
5.如权利要求4所述的穿透硅通道芯片堆叠封装,其中第一穿透硅通道安置在第一和第二芯片选择垫之间,以及第二和第三穿透硅通道分别安置在第一和第二芯片选择垫外面。
6.如权利要求5所述的穿透硅通道芯片堆叠封装,其中第一至第三穿透硅通道被施加Vss或Vcc信号。
7.如权利要求2所述的穿透硅通道芯片堆叠封装,其中堆叠在基板上的所述芯片的总数为8个。
8.如权利要求7所述的穿透硅通道芯片堆叠封装,其中每个所述堆叠的芯片设有第一至第三芯片选择垫、第一至第四穿透硅通道和三个重布线,使得第一至第三芯片选择垫与第一至第四穿透硅通道之间的连接对每个芯片都不同。
9.如权利要求8所述的穿透硅通道芯片堆叠封装,其中第一和第二穿透硅通道安置在第一和第二芯片选择垫之间,且第三和第四穿透硅通道安置在第二和第三芯片选择垫之间。
10.如权利要求9所述的穿透硅通道芯片堆叠封装,其中第一至第四穿透硅通道被施加Vss或Vcc信号。
11.如权利要求1所述的穿透硅通道芯片堆叠封装,其中外部连接终端为焊料球。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710140732.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





