[发明专利]静态随机存取存储器电路和用于切换其性能的方法

说明书

技术领域

本发明总体上涉及静态随机存取存储器(SRAM)单元领域。特别地是，本发明针对可配置的SRAM系统和方法。

背景技术

静态随机存取存储器(SRAM)单元对进程和环境变化很敏感。随着单元尺寸变得更小，这种变化已经变为较大的问题。一个示例性变化包括单元中的不对称性，这可能会影响适当地写入或读取SRAM单元的能力。当向单元所提供的电压较低时，设备不对称性甚至可能是较大的问题。

发明内容

在一个实施例中，提供了一种静态随机存取存储器(SRAM)电路。所述电路包括：具有第一存储器节点和第二存储器节点的第一SRAM单元；具有第三存储器节点和第四存储器节点的第二SRAM单元；在所述第一存储器节点和第三存储器节点之间连接的第一单元控制模块；和在所述第二存储器节点和第四存储器节点之间连接的第二单元控制模块，所述第一和第二单元控制模块被配置为在其中第一SRAM和第二SRAM的存储器节点被隔离的第一操作模式和其中所述第一和第三存储器节点被共享并且所述第二和第四存储器节点被共享的第二操作模式之间切换。

在另一实施例中，提供了一种静态随机存取存储器(SRAM)电路。所述电路包括：具有第一组多个存储器节点的第一SRAM单元，所述第一SRAM单元被耦合到第一位线、第二位线和第一字线；具有第二组多个存储器节点的第二SRAM单元，所述第二SRAM单元被耦合到所述第一和第二位线以及第二字线；和在所述第一组和第二组多个存储器节点之间连接的一对单元隔离设备，用于在其中所述第一和第二SRAM单元被组合以形成共享的SRAM单元的第一操作模式和其中所述第一和第二SRAM单元被彼此隔离的第二操作模式之间切换。

在又一实施例中，提供了一种用于切换静态随机存取存储器(SRAM)电路的性能模式的方法。所述方法包括：在SRAM电路的第一操作模式期间使第一SRAM单元的第一存储器节点与第二SRAM单元的第二存储器节点共享；在所述第一操作模式期间使所述第一SRAM单元的第三存储器节点与所述第二SRAM单元的第四存储器节点共享；在所述SRAM电路的第二操作模式期间使所述第一存储器节点与所述第二存储器节点隔离；并且在所述第二操作模式期间使所述第三存储器节点与所述第四存储器节点隔离。

附图说明

为了图示说明本发明，附图示出了本发明的一个或多个实施例的各方面。然而，应当理解，本发明不局限于在附图中所示出的精确布置和手段，其中：

图1示出了SRAM系统的一个实施例；

图2示出了SRAM单元的网格布置的一个例子；

图3示出了SRAM单元的一个例子；

图4示出了单元控制模块的一个例子；和

图5示出了SRAM系统的另一实施例。

具体实施方式

图1图示了SRAM系统100的一个实施例。SRAM系统100包括SRAM单元105和SRAM单元110。SRAM单元105包括第一存储器节点115(即，存储器存储节点)和第二存储器节点120。SRAM单元110包括第一存储器节点125和第二存储器节点130。

SRAM系统100可以被包括在依照许多公知布置之一布置的多个SRAM单元的存储器阵列中。在一个例子中，可以依照具有多列和多行的网格图形布置SRAM单元(例如，SRAM单元105、110)。这种网格图形的例子对那些普通技术人员来说是公知的。图2图示了SRAM单元的网格图形布置200的一个例子。网格图形布置200包括列205和行210。每个列205包括彼此借助位线220互连的多个SRAM单元215。每个行210包括与在相应行中的多个SRAM单元215中每一个的至少一部分连接的至少一条字线225。在一个例子中，为了向给定行中的SRAM单元写入数据和/或从中读取数据，会利用对应于特定行的字线225以便允许在具有相应位线220的行中的每个SRAM单元215的存储器单元之间进行电通信。用于诸如字线225之类的字线的各个激活序列对普通技术人员来说是公知的。可以利用数据收集部件240(例如，多路复用器)来处理去往和/或来自位线220的信息。在典型情况下，利用相同的位线一次只可以读取和/或写入来自每一列的仅仅一个现有技术的SRAM单元。还应当注意，尽管网格图形布置200描绘了四个列和六个行，然而普通技术人员应当认识到，在SRAM单元的网格图形布置中可以利用行和/或列的许多配置。