[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

存储阵列，具有以矩阵形式排列的多个存储单元；

字线，对应于存储单元行而形成；和

位线对，对应于存储单元列而形成；

其中，

每个存储单元包括：包含第一N沟道MOS晶体管和第一P沟道MOS晶体管的第一倒相器、包含第二N沟道MOS晶体管和第二P沟道MOS晶体管的第二倒相器、以及第三和第四N沟道MOS晶体管；

所述第一倒相器的输入节点连接到所述第二倒相器的输出节点，使得所述第一倒相器和所述第二倒相器可以形成触发器，并且所述第二倒相器的输入节点连接到所述第一倒相器的输出节点；

所述第三N沟道MOS晶体管连接在对应位线对的一侧和所述第二倒相器的输入节点之间，并且栅极与对应字线电结合；

所述第四N沟道MOS晶体管连接在所述对应位线对的另一侧和所述第一倒相器的输入节点之间，并且栅极与所述对应字线电结合；

每个存储单元包括第一有源区、第二有源区以及第一至第四多晶硅布线，所述第一有源区形成在衬底上方形成的所述第一和第三N沟道MOS晶体管，所述第二有源区形成所述第二和第四N沟道MOS晶体管，以及所述第一至第四多晶硅布线分别对应于第一至第四N沟道MOS晶体管而形成，并且定位成使得可以横切对应的有源区且形成具有规定沟道长度和沟道宽度的沟道区域；

在所述第一有源区内，所述第三N沟道MOS晶体管设计成比所述第一N沟道MOS晶体管的沟道长度和沟道宽度中至少之一更大，并且由于所述沟道长度和沟道宽度，所述第一N沟道MOS晶体管的阈值电压设计成比所述第三N沟道MOS晶体管的阈值电压更低；以及

在所述第二有源区内，所述第四N沟道MOS晶体管设计成比所述第二N沟道MOS晶体管的沟道长度和沟道宽度中至少之一更大，并且由于所述沟道长度和沟道宽度，所述第二N沟道MOS晶体管的阈值电压设计成比所述第四N沟道MOS晶体管的阈值电压更低。

2.如权利要求1所述的半导体存储器件，还包括：

字线驱动器，驱动对应于存储单元行的字线；和

辅助电路，将在数据读出时选择的利用所述字线驱动器驱动的字线的电压电平降低到预定电压。

3.一种半导体存储器件，包括：

存储阵列，具有以矩阵形式排列的多个存储单元；和

外围电路，用于所述存储阵列的内部动作控制；

其中，

每个存储单元由包括第一N沟道MOS晶体管和第一P沟道MOS晶体管的第一倒相器以及包括第二N沟道MOS晶体管和第二P沟道MOS晶体管的第二倒相器形成，所述第二倒相器和所述第一倒相器连接使得可以形成触发器，所述每个存储单元包括：为形成所述第一和第二倒相器而在衬底上方形成的、分别形成所述第一和第二N沟道MOS晶体管的第一和第二有源区以及形成所述第一和第二P沟道MOS晶体管的第三和第四有源区，定位成使得可以横切所述第一和第三有源区且形成所述第一N沟道MOS晶体管和P沟道MOS晶体管的栅极区的第一多晶硅布线，以及定位成使得可以横切所述第二和第四有源区且形成所述第二N沟道MOS晶体管和P沟道MOS晶体管的栅极区的第二多晶硅布线；以及

注入到所述第一和第二P沟道MOS晶体管的栅极区的杂质量设置成比注入到形成于所述外围电路中的所述P沟道MOS晶体管的栅极区的杂质量少。

4.一种半导体存储器件，包括：

存储阵列，具有以矩阵形式排列的多个存储单元；和

外围电路，用于所述存储阵列的内部动作控制；

其中，

每个存储单元包括多个MOS晶体管，所述多个MOS晶体管形成第一倒相器和第二倒相器，所述第二倒相器与所述第一倒相器连接使得可以形成触发器；

每个MOS晶体管包括具有在衬底上方形成的杂质注入区的有源区；以及

注入到所述存储阵列的每个所述MOS晶体管的杂质注入区中的杂质量设置成比注入到形成于所述外围电路中的MOS晶体管的杂质注入区中的杂质量少。

5.一种半导体存储器件，包括：

存储阵列，具有以矩阵形式排列的多个存储单元；和

外围电路，用于所述存储阵列的内部动作控制；

其中，

每个存储单元包括多个MOS晶体管，所述多个MOS晶体管形成与第一倒相器连接的第二倒相器，使得与所述第一倒相器一起形成触发器；

每个MOS晶体管包括具有在衬底上方形成的杂质注入区的有源区；

所述外围电路包括具有第一阈值电压的第一组MOS晶体管组，和具有比所述第一阈值电压高的第二阈值电压的第二组MOS晶体管组；以及

注入到所述存储阵列的每个所述MOS晶体管的杂质注入区的杂质量设置成比注入到形成于所述外围电路中的所述第一组MOS晶体管组的杂质注入区中的杂质量少，并且设置成与注入到所述第二组MOS晶体管组的杂质注入区中的杂质量相同。