[发明专利]非易失性存储器设备和处理从存储单元读取的数据的方法

说明书

技术领域

本发明涉及存储器设备，尤其是涉及包括具有改进体系结构的全局数据线驱动器以防止在向存储器设备的全局数据线转移所读取的数据时出错的存储器设备。

背景技术

在所谓的页面模式中组织并运行的非易失性存储器设备包括称为“页面缓冲器”的电路，所述电路专门用于存储要在存储单元阵列的寻址位置编程的数据和要从存储单元阵列的寻址位置读取的数据。所述页面缓冲器包括页面的每个存储单元的数据驱动器，用于输出所读取的数据。

为了理解页面缓冲器在读取操作期间的运行，我们参考图1的经典方案。基本上，在每个读取操作期间，当使能信号PBDO被置为有效(asserted)时，页面缓冲器(PAGE BUFFER)的数据驱动器把从各个存储单元读取的数据DATA转移至该缓冲器的输出节点。

所述数据驱动器的输出被连接到多路复用器COLUMN MUX(列多路复用器)的输入，所述多路复用器选择由地址信号YA<i>、YB<i>和YC<i>所标识的数据驱动器所提供的数据。当第二使能信号DOEN被置为有效时，全局数据线驱动器把该所选择的数据转移至存储器设备的全局数据线。

如图1所示，从存储单元所读取的数据必须经由级联的四个晶体管传播而到达所述全局数据线驱动器。如果该数据处于电源电压电平，则在这些晶体管上的电压降可能是相关的，并且信号nDL可能不会处于足以开启晶体管N0的电压电平。

因此，在这种情况下信号nDL_N会保持高电平，并且因此当第二使能信号DOEN被置为有效时，二输入的反相器就把不正确的数据GDL转移至该存储器设备的全局数据线。当存储器以相对较低的电源电压(例如，1.8V)运行时，就可能会发生这种缺陷。

这一问题在包括如图2所示的全局数据线驱动器的存储器设备的现代体系结构中得以克服。在这些存储器设备中，全局数据线驱动器通常包括预充电晶体管P0，用于把所述全局数据线驱动器的输入线与所述存储器设备的电源电压线连接/断开，当页面缓冲器的数据驱动器的使能信号PBDO被置为有效并且当选择了所述存储器设备的低(电源)电压运行模式时，该预充电晶体管由控制信号PRE_N接通。通常，通过把外部提供的逻辑命令SUPPLY18切换为高电平来选择该低电压运行模式。

利用以上的解决方案，即使当运行在低电压模式时，数据也能够被正确地转移至全局数据线。

不幸的是，人们发现包括图2电路的存储器设备的功耗比包括图1电路的存储器设备要高。

发明内容

申请人进行了广泛的调查得出了以下结论，由于即使在待用状态下也存在经过晶体管P0的微小但重要的电流的原因，包括图2的电路的存储器设备的功耗比包括图1电路的存储器设备的功耗要高。

即使当数据nDL为低电平时，该电流也非常微小，原因在于晶体管P0即使在导电状态也通常具有相对较大的电阻。但是，进行的调查使得把数据nDL为低电平时电流吸收的这种增加归结于预充电晶体管P0更为可信。实际上，在存储器设备中，存在许多全局数据线驱动器，当所述存储器处于待用状态并且所读取的数据nDL为低电平时，由这些全局数据线驱动器所吸收的电流被累加起来。这似乎解释了所观察到的功耗的增加。

根据在本发明的存储器设备中执行的本发明的方法，通过仅仅当同时满足页面缓冲器的使能信号PBDO被置为有效、选择了低电压运行模式并且所述存储器设备不处于待用状态，或者所述存储器设备处于待用状态但从存储单元所读取的数据nDL为高电平时，才开启所述预充电晶体管，就解决了这一问题。该预充电晶体管在所有其他情况下都被安全地关闭。

本发明定义于所附的权利要求之中。

附图说明

将参考所附图对本发明进行描述，其中：

图1示出了已知的全局数据线驱动器；

图2示出了较为新近的全局数据线驱动器；

图3示出了本发明的存储器设备的全局数据线驱动器；

图4是本发明的存储器设备的主要信号的时序图。

具体实施方式

图3示出了本发明的存储器设备的全局数据线驱动器的优选实施例。不同于图2所示的电路，这种新颖的全局数据线驱动器具有预充电控制电路，该预充电控制电路生成控制信号PRE_N，从而仅仅在由于前述介绍中所述原因存在而有必要对该全局数据线驱动器的输入线进行预充电时，才开启预充电晶体管P0。