[发明专利]非易失性存储器设备和处理从存储单元读取的数据的方法有效
申请号: | 200710138330.7 | 申请日: | 2007-07-27 |
公开(公告)号: | CN101114522A | 公开(公告)日: | 2008-01-30 |
发明(设计)人: | J·朴;D·S·宋 | 申请(专利权)人: | 意法半导体亚太私人有限公司;海力士半导体有限公司 |
主分类号: | G11C16/08 | 分类号: | G11C16/08 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 程天正;陈景峻 |
地址: | 新加坡*** | 国省代码: | 新加坡;SG |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 设备 处理 存储 单元 读取 数据 方法 | ||
1.一种在页面模式中运行的非易失性存储器设备,包括:
页面缓冲器,包括多个数据输出驱动器,它们均由平行分布的使能信号(PBDO)所使能,用于输出从存储器的被访问页面所读取的数据,
选择多路复用器,由地址信号(YA,YB,YC)控制,用于选择出现在所述数据驱动器之一的输出的数据,
全局数据线驱动器,与所述多路复用器的输出耦合,用于当第二使能信号(DOEN)被置为有效时转移所选择的数据,所述全局数据线驱动器包括:
由预充电控制信号(PRE_N)开启的预充电晶体管(P0),其把所述全局数据线驱动器的输入线连接至所述存储器设备的电源线,
生成所述预充电控制信号(PRE_N)的预充电控制电路,所述预充电控制信号(PRE_N)用于当所述第一使能信号(PBDO)被置为有效并且同时命令信号(SUPPLY18)被置为有效时,开启所述预充电晶体管(P0)以选择所述存储器设备的低电压运行模式,
其特征在于,所述预充电控制电路被输入所述第一使能信号(PBDO)、所述命令信号(SUPPLY18)、所述读取数据的复制品和用于把存储器设备设置在待用状态的待用信号(ACTCHIP),并且生成所述预充电控制信号(PRE_N),所述预充电控制信号(PRE_N)仅当下列条件全部被验证通过时才开启所述预充电晶体管(P0):
-所述第一使能信号(PBDO)被置为有效;
-所述命令信号(SUPPLY18)被置为有效;
-所述存储器设备不处于待用状态,或所述存储器设备处于待用状态但是所述全局数据线驱动器的输入线上的数据处于高逻辑电平。
2.如权利要求1所述的非易失性存储器设备,其中所述全局数据线驱动器包括:
第一反相器,其在输入线上接收由所述选择多路复用器所选择的数据(nDL),并且在所述全局数据线驱动器的内部线(nDL_N)上生成其反转的复制品;
与所述第一反相器级联并且由第二使能信号(DOEN)控制的第二反相器,其把所述反转的复制品(nDL_N)转移至所述全局数据线驱动器的输出线(GDL)。
3.如权利要求2所述的非易失性存储器设备,其中所述电路装置包括:
二输入的反相器,其接收所述反转的复制品(nDL_N)和用于当表现为空逻辑值时把存储器设备设置在待用状态的待用信号(ACTCHIP),并且在其输出节点上生成辅助信号(PRE),即:
-当所述待用信号(ACTCHIP)与所述反转的复制品(nDL_N)一起都为低电平时,为逻辑高电平;
-当所述待用信号(ACTCHIP)为低电平并且所述反转的复制品(nDL_N)为高电平时,为逻辑低电平;
-当所述待用信号(ACTCHIP)为高电平时,保持浮空;
受控开关,其当所述待用信号(ACTCHIP)为高电平时,把所述二输入的反相器的输出节点连接至所述存储器设备的电源线;
与非门,其输入有所述辅助信号(PRE)、所述第一使能信号(PBDO)和逻辑信号,该逻辑信号当选择所述存储器设备的低电压运行模式时为高电平,该与非门产生所述控制信号(PRE_N)。
4.一种处理从在页面模式中运行的非易失性存储器的单元所读取的数据的方法,所述非易失性存储器设备包括:
页面缓冲器,包括多个数据输出驱动器,它们均由平行分布的使能信号(PBDO)所使能,用于输出从存储器的被访问页面所读取的数据,
选择多路复用器,由地址信号(YA,YB,YC)控制,用于选择出现在所述数据驱动器之一的输出的数据,
全局数据线驱动器,与所述多路复用器的输出耦合,用于当第二使能信号(DOEN)被置为有效时转移所选择的数据,所述全局数据线驱动器包括:
由预充电控制信号(PRE_N)开启的预充电晶体管(P0),其把所述全局数据线驱动器的输入线连接至所述存储器设备的电源线,
生成所述预充电控制信号(PRE_N)的预充电控制电路,所述预充电控制信号(PRE_N)用于当所述第一使能信号(PBDO)被置为有效并且同时命令信号(SUPPLY18)被置为有效时,开启所述预充电晶体管(P0)以选择所述存储器设备的低电压运行模式,
其特征在于,所述方法包括仅当同时满足下列条件时,利用所述存储器设备的电源电压对第一反相器的所述输入线进行预充电的步骤:
-所述第一使能信号(PBDO)被置为有效;
-所述命令信号(SUPPLY18)被置为有效;
-所述存储器设备不处于待用状态,或所述存储器设备处于待用状态但是所述全局数据线驱动器的输入线上的数据处于高逻辑电平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体亚太私人有限公司;海力士半导体有限公司,未经意法半导体亚太私人有限公司;海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710138330.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:在非安全时钟的设备上表示安全时间的系统和方法
- 下一篇:一种茶片及其制备方法