[发明专利]快闪存储器及其制造方法

说明书

技术领域

本发明涉及一种快闪存储器及其制造方法；更特别地，涉及一种与NAND快闪存储器的单元阵列相关的快闪存储器及其制造方法。

背景技术

NAND快闪存储器的存储单元阵列包括串结构(string structure)。该串结构包括：漏极选择晶体管，其中漏极连接至位元线(bit line)；源极选择晶体管，其中源极连接至公共源极线；以及多个存储单元，串联连接于该漏极选择晶体管与该源极选择晶体管之间。多个串结构电隔离且并联耦接。通过并联连接漏极选择晶体管的栅极形成漏极选择线，通过并联连接源极选择晶体管的栅极形成源极选择线，通过并联连接存储单元的栅极形成字元线(word line)。串结构还沿垂直方向彼此连接。换句话说，一串结构中的漏极选择晶体管的漏极连接至另一串结构的漏极选择晶体管的漏极，一串结构的源极选择晶体管的源极连接至另一串结构的源极选择晶体管的源极。

图1是布局图，示出传统NAND快闪存储器的单元区域中的有源区域和隔离区域。如上所述，串结构沿垂直方向彼此连接且沿水平方向通过隔离结构以并行方式彼此隔离。因此，有源区域101和隔离区域102纵向地以并行方式布置在NAND快闪存储器的单元区域中。

图2是示出在有源区域的半导体基板上产生位错(dislocation)104处的照片。

参考图1及图2，隔离区域102沿一方向纵向延伸，在隔离区域102中形成隔离结构103。因为隔离区域102沿一方向纵向延伸，所以隔离结构103亦沿相同方向延伸。通常，在形成隔离结构103的工艺中，以绝缘材料填充沟槽(trench)。因此，该工艺使得应力施加至半导体基板的有源区域101。当隔离结构103沿一方向延伸时，相同应力以大面积施加至有源区域101，在有源区域101的区域产生位错104。在有源区域101中的位错104造成电流泄漏及其它不期望的特性。因此，位错不利地影响快闪存储器的操作特性(例如编程操作、抹除操作及读取操作)。

发明内容

本发明的实施例驱散通过隔离结构施加至有源区域的应力，藉以改善快闪存储器的操作特性。

依据本发明一实施例的快闪存储器包括半导体基板，该半导体基板包括以彼此平行方式交替布置的第一有源区域及隔离区域、以及使该第一有源区域彼此连接的第二有源区域。在该隔离区域上形成隔离结构。形成漏极选择线、字元线及源极选择线，使得该漏极选择线、字元线及源极选择线与该第一有源区域相交。在漏极选择线与相邻字元线之间、在相邻的字元线之间、以及在源极选择线与相邻字元线之间的第一有源区域上形成结区域。在相邻的漏极选择线之间的第一有源区域上形成漏极。在相邻源极选择线之间的第一有源区域及第二有源区域上形成公共源极。

在本发明的实施例中，每个第二有源区域具有与每个第一有源区域的宽度基本相同或者小于每个第一有源区域的宽度的3倍的宽度是合意的。所述源极选择线之间的距离与每个第二有源区域的宽度基本相同或者小于每个第二有源区域的宽度的10倍也是合意的。

依据本发明另一实施例的快闪存储器包括在有源区域之间的半导体基板上形成的第一沟槽，该第一沟槽沿一方向定义。第二沟槽形成在有源区域上且将第一沟槽彼此连接。在第一沟槽中形成隔离结构。形成漏极选择线、字元线及源极选择线，以便使该漏极选择线、字元线及源极选择线与该有源区域相交。在漏极选择线与相邻字元线之间、在相邻字元线之间、以及在源极选择线与相邻字元线之间的有源区域上形成结区域。在相邻漏极选择线之间的有源区域上形成漏极。在相邻源极选择线之间的第一沟槽及第二沟槽的侧壁及底表面上形成公共源极。

在上面的实施例中，优选每个第一沟槽具有小于相邻源极选择线之间的距离的宽度。优选每个第二沟槽具有大致上相同于该有源区域的宽度或者小于该有源区域的宽度的3倍的宽度。该源极选择线之间的距离大致上相同于每个第二沟槽的宽度或者小于每个第二沟槽的宽度的10倍也是合意的。