[发明专利]半导体集成电路装置

说明书

技术领域

本发明涉及具有诸如锁存器、触发器和SRAM之类的数据保持电路的半导体集成电路装置及其相关技术。

背景技术

在移动电话终端中，其待机状态占了其处理过程的大部分。因此，在用于移动电话终端的半导体集成电路装置中，减少待机状态下的泄漏电流是降低功耗的有效措施。诸如电源控制、衬底控制和电源切断之类的多个技术已经作为减少泄漏电流的技术被提出。在这些技术中，电源切断技术是在半导体集成电路装置的待机状态过程中停止不必要的电源的技术，并且它对减少泄漏具有很好的效果。不过，在执行停止电源的处理时，保持在电路的数据保持电路中的数据会消失。因此，当有必要保存在待机状态之前所记录的数据时，需要诸如用于在另一电路中存储数据之类的复杂电路系统和控制操作；不过，在这种情况下，需要暂时存储数据的附加区域，而在暂时存储数据和恢复数据的处理过程中也消耗电能。该技术公开在例如文献(TakayasuSakurai，et al.，“Low-power，High-speed LSI Technology”，Realize AdvancedTechnology Limited，pp64-68，1998)中。

并且，即使在没必要保存待机状态之前所记录的数据的情况下，当从待机状态转到运行状态时，也有必要将电路内的数据重新设置成特定状态，这样做不仅需要处理时间，而且也消耗电能。

当按照这种方式在半导体集成电路装置的待机过程中降低功耗时，电源切断技术是有效的，但是，记录在内部数据保持电路中的数据不能被保存。这种电源切断技术的概况示出在图12A和图12B中，其采用锁存电路作为示例。

在图12A中，QN1是第一NMOS晶体管，QP1是第一PMOS晶体管，QN2是第二NMOS晶体管，QP2是第二PMOS晶体管，n1和n2是锁存节点，VDD是电源端子，VSS是接地端子，而QS是电源开关。

在正常的待机状态下，“H”或“L”数据记录在每个锁存节点n1、n2中。在这种状态下，锁存节点n1、n2中流有一定量的泄漏电流。当电源开关QS变为断开(OFF)以切断电源时，流过晶体管内部的泄漏电流基本上为零，于是锁存电路产生的功耗降低。不过，锁存节点n1、n2所记录的“H”或“L”数据消失了。当电源开关变为接通(ON)，且电路再次处于供电状态时，锁存节点n1、n2处的数据与所期望的数据不同，因此，每次重复该操作，数据都随机地变成“H”或“L”。

为了解释这种现象，图13A示出普通CMOS反相器的结构。在图13A中，Tin是输入端子，Tout是输出端子。在CMOS反相器电路中，根据构成反相器的NMOS晶体管和PMOS晶体管的导通(ON)电流和截止(OFF)电流之间的幅值关系，来确定输出状态“H”或“L”。

图13B示出NMOS晶体管QN和PMOS晶体管QP的电流特性。NMOS晶体管QN的特性曲线由实线表示，而PMOS晶体管QP的特性曲线由虚线表示。如箭头Y1所示，在NMOS晶体管QN中，ON电流I_{ON_N}总是大于OFF电流I_{OFF_N}，而且如箭头Y2所示，在PMOS晶体管QP中，ON电流I_{ON_P}总是大于OFF电流I_{OFF_P}。因此，输出端子Tout的电势在根据输入信号所设定的ON状态，固定等于晶体管的源极电压。并且，如箭头Y3所示，在电源电压VDS的整个范围内，ON电流I_{ON_N}、I_{ON_P}都大于OFF电流I_{OFF_N}、I_{OFF_P}。不过，当电源电压接近0V时，NMOS晶体管QN和PMOS晶体管QP的ON电流和OFF电流几乎相等，因此在该区域，反相器的输出端子变得不稳定。

如上所述，在提供给锁存电路的电源被切断时，数据丢失，因此电源切断技术不能用于必须保存数据的电路。并且，即使在没必要保存数据的电路的情况中，用于设置初始状态的数据重置操作也是必要的，这从时间和功耗的角度看是不利的。

发明内容

本发明包括能存储信息的数据保持电路，并且无论预先存储在数据保持电路中的数据状态如何，都可以通过首先将数据保持电路的电源电压设置成小于特定电压，然后再将数据保持电路的电源电压设置成特定电压或大于特定电压，来将数据保持电路设置成所期望的数据状态。