[发明专利]半导体结构制造方法和其制造的半导体结构

说明书

技术领域

本发明涉及隔离金属线路的介质层，具体而言，涉及隔离M1线路(即在第一金属层中的金属线路)的介质层。

背景技术

在常规半导体芯片中，M1线路被非常紧密地设置。结果，M1线路之间的线间耦合电容很大。因此，需要一种其中与现有技术相比减小了M1线路之间的线间耦合电容的结构(和形成该结构的方法)。

发明内容

本发明提供了一种半导体结构，包括(a)衬底；(b)第一器件和第二器件，均在所述衬底上；(c)器件帽介质层，在所述第一和第二器件的顶上和在所述衬底的顶上，其中所述器件帽介质层包括器件帽介质材料；(d)第一介质层，在所述器件帽介质层的顶上，其中所述第一介质层包括第一介质材料；(e)第二介质层，在所述第一介质层的顶上，其中所述第二介质层包括第二介质材料；以及(f)第一导电线路和第二导电线路，均位于所述第一和第二介质层中，其中所述第一介质层将所述第一和第二导电线路与所述器件帽介质层物理隔离，和其中所述第一介质材料的介电常数小于所述器件帽介质材料的介电常数。

本发明提供了一种半导体结构制造方法，包括提供这样的半导体结构，所述半导体结构包括(a)衬底，(b)第一器件和第二器件，均在所述衬底上，(c)器件帽介质层，在所述第一和第二器件的顶上和在所述衬底的顶上，其中所述器件帽介质层包括器件帽介质材料；(d)第一介质层，在所述器件帽介质层的顶上，其中所述第一介质层包括第一介质材料；(e)第二介质层，在所述第一介质层的顶上，其中所述第二介质层包括第二介质材料；以及形成均位于所述第一和第二介质层中的第一导电线路和第二导电线路，其中所述第一介质层将所述第一和第二导电线路与所述器件帽介质层物理隔离，和其中所述第一介质材料的介电常数小于所述器件帽介质材料的介电常数。

本发明提供了一种结构(和一种用于形成该结构的方法)，其中与现有技术相比减小了所述M1线路之间的所述线间耦合电容。

附图说明

图1A-1I示例(截面图)了根据本发明的实施例的一种用于形成第一半导体结构的制造方法。

图2示出了根据本发明的实施例的第二半导体结构的截面图。

具体实施方式

图1A-1I示例(截面图)了根据本发明的实施例的一种用于形成半导体结构100的制造方法。具体而言，参考图1A，在一个实施例中，从半导体衬底110开始制造半导体结构100。示例地，半导体衬底110包括半导体材料例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、以及基本上由一种或多种化合物半导体如砷华镓(GaAs)、氮化镓(GaN)和磷化铟(InP)等构成那些材料。

接下来，在一个实施例中，利用常规方法在半导体衬底110上形成晶体管111a和111b。为简单起见，在图1A中仅分别示出了晶体管111a和111b的栅电极区域112a和112b。在一个实施例中，栅电极区域112a和112b包括导电材料例如多晶硅。

接下来，参考图1B，在一个实施例中，在图1A的整个结构100的顶上形成器件帽介质层120。在一个实施例中，可以通过介质材料的CVD(化学气相淀积)在图1A的整个结构100的顶上形成器件帽介质层120，然后可以示例地通过CMP(化学机械抛光)步骤平坦化器件帽介质层120的顶表面120，。在一个实施例中，用于形成器件帽介质层120的介质材料可以是BPSG(硅酸硼磷玻璃)。

接下来，参考图1C，在一个实施例中，在器件帽介质层120的顶上形成第一低k介质层130，其中k是介电常数和“低k”表示k小于4.0。在一个实施例中，可以通过第一低k介质材料的CVD在器件帽介质层的顶上形成第一低k介质层130。在一个实施例中，用于形成第一低k介质层130的第一低k介质材料可以是FSG(掺杂氟的硅酸盐玻璃)，其k为3.6；体SiCOH(掺杂碳的氧化硅)，其k为3.0；和/或多孔SiCOH，其k为2.3；等。在一个实施例中，用于形成第一低k介质层130的第一低k介质材料的介电常数比用于形成器件帽介质层120的介质材料的介电常数小。

接下来，参考图1D，在一个实施例中，在第一低k介质层130和器件帽介质层120中形成孔131a和131b。在一个实施例中，使用常规光刻和蚀刻工艺形成孔131a和131b。在一个实施例中，形成孔131a和131b的蚀刻工艺基本上停止在栅电极区域112a和112b处并且分别通过孔131a和131b将栅电极区域112a和112b的顶表面112a'和112b，分别暴露到周围环境。