[发明专利]半导体装置的制法及其用于该制法的承载件

说明书

技术领域

本发明涉及一种半导体制程，特别是涉及一种半导体装置的制法及其用于该制法的承载件。

背景技术

传统覆晶球栅阵列式(Flip-Chip Ball Grid Array，FCBGA)半导体封装件，主要包括有一基板、以覆晶方式电性连接至该基板上表面的芯片、以及植设于该基板下表面，以电性连接至外界的多个焊球，同时，该封装件复包括一通过模压制程形成于该基板上表面并包覆该芯片的封装胶体。相关如美国专利第6,038,136、6,444,498、6,699,731及6,830,957号等现有技术，均已揭示近似的封装结构。

关于该覆晶式球栅阵列(FCBGA)半导体封装件的制程如美国专利第6,830,957号所揭露，主要是于基板的长宽外缘各延伸出一夹固区域Clamp Area)，使基板的尺寸大于封胶模具的模腔尺寸，致使该基板能为模具所夹固，使该胶体不会溢流至该基板的背面，损及基板上用以植设焊球的焊球垫(Ball Pad)焊接性；然而，此一设计导致了基板尺寸的增加而使得整体封装成本大为提升(覆晶用的基板成本一般均占封装件成本的60％以上)。再者，由于模压制程完成后，为分离模具而能顺利完成脱模(Releasing)步骤，必须藉模腔形状而使该基板上的封装胶体边缘形成一脱模角，以便利脱模，一般而言，该脱模角不可大于60。，方有较佳的脱模效果，同样地为形成该脱模角的封装胶体将须增加额外基板尺寸，非但形成基板利用率(Utilization)的浪费，更将使得整体成本上升约15~20％。

因此，对球栅阵列半导体封装件而言，此一问题显已形成制程上的两难，形成封装胶体的模压制程实为封装件制备上的必要步骤，但此一步骤将使基板尺寸与材料成本增加，而不利于产业上的量产，显然已成为球栅阵列半导体封装件发展上的瓶颈。

请参阅图1A至图1D，鉴此，中国台湾专利第I244145及I244707号揭示一种半导体封装件制法(所述专利的申请人与本发明申请人相同)，其包括制备多个基板10及一承载件16，该基板10的长宽尺寸约略等于半导体封装件的预定长宽尺寸，且每一基板10上均设置有至少一芯片11，该承载件16上具有多个开口160，且该开口160的长宽尺寸大于该基板10的长宽尺寸，以将该多个基板10分别定位于该承载件的开口160中，同时封盖该基板10与该承载件16间的间隙17，而使该间隙17不致贯通该承载件16(如图1A所示)；进行模压制程，以于每一开口160上均分别形成用以包覆该芯片11的封装胶体13，其中，该封装胶体13所覆盖面积的长宽尺寸大于该开口160的长宽尺寸(如图1B所示)；进而于脱模后于该基板10背面植设焊球12(如图1C所示)，并依该半导体封装件的预定长宽尺寸而沿该基板10的约略边缘位置进行切割(如图1D所示)，以制得多个半导体封装件。从而通过封盖基板10与该承载件16间的间隙17以防止封装胶体13的溢胶，同时，令用以形成该封装胶体13的模腔的投影长宽尺寸大于该开口160的长宽尺寸以便利脱模；如此，即可避免现有技术为解决溢胶与脱模等问题而增大该基板10尺寸的缺点，进而可大幅缩小该基板10的制备尺寸，而令其制备长宽尺寸约略等于封装件的预定尺寸，减少切割后不必要的基板材料浪费。

但是，于前述制程中，为有效定位该基板10并封盖该间隙17，其揭示以点胶方式而于该基板10与承载件16间的间隙27中填充一例如拒焊剂(Solder Mask)或环氧树脂等高分子材料的胶料18，而为能加快进行点胶作业，通常该间隙17需预留至少1mm，以供点胶作业得以书写(pen-write)方式快速于该间隙17充填胶料18，但是间隙17愈大，所需胶料18用量即愈多，导致成本上升；同时，若间隙17太大亦容易造成预先黏置于胶片上的基板10产生偏移(shift)，甚而造成后续制程困扰，例如因基板10偏移，造成相对两边间隙不同，进而导致一边胶料填不满，而相对另一边却发生溢胶问题(如图2A所示)，甚而对应于发生溢胶的一边，在后续形成覆盖芯片11的封装胶体13时，将造成封装胶体13与基板10间因残留有胶料18(如图2B所示)，而容易发生边缘脱层问题。相对地，如该间隙17太小，虽可减少基板10发生偏移问题，但是必须使用更细的点胶针及更慢的点胶速度，方使胶料18得以充分填于该间隙17中，如此将造成点胶速度过慢，同时导致成本的上升。