[发明专利]电熔丝电路、存储器器件和电子部件

说明书

技术领域

本发明涉及电熔丝(fuse)电路、存储器器件和电子部件。

背景技术

图16是示出包括激光熔丝的半导体存储器芯片的视图。近年来，半导体存储器包括使用激光熔丝的冗余存储器单元，其中故障存储器单元一般被冗余存储器单元替换。激光熔丝是一种非易失性ROM，其利用激光光束切割布线层以进行写(例如，在未切割状态下它处于电气上连接的状态，此状态为“0(零)”，而在切割状态下它处于电气上未连接的状态，此状态为“1”)，并且到冗余存储器单元的替换是通过使该ROM记忆故障存储器单元的地址来执行的。但是，在将使用激光熔丝的存储器芯片1601封装在封装1602中之后，就不能向其发射激光LS。已知这样一种现象，即存储器芯片1601中的DRAM在封装时受到热量之类的影响而在刷新特性等方面有所恶化。但是，在封装之后无法向其发射激光LS。因此，正在研究这样一种方法，其中将电可写电熔丝用作非易失性ROM，并且使ROM记忆故障存储器单元的地址以利用冗余存储器单元来替换故障存储器单元。

图17是示出电熔丝电路的配置示例的视图。下面将场效应晶体管简称为晶体管。电熔丝电容器101被连接在电压VRR和节点n3之间。n沟道晶体管102是保护晶体管，其栅极连接到电压VPP，其漏极连接到节点n3，并且其源极连接到节点n2。电压VPP例如是3V。n沟道晶体管103是写电路，其栅极连接到写信号WRT，其漏极连接到节点n2，并且其源极连接到地。

然后将描述读电路110的配置。n沟道晶体管111的栅极连接到读信号RD，其漏极连接到节点n2，并且其源极连接到节点n4。n沟道晶体管113的栅极连接到节点n5，其漏极连接到节点n4，并且其源极经由电阻114连接到地。p沟道晶体管112的栅极连接到节点n5，其源极连接到电压VII，并且其漏极连接到节点n4。电压VII例如是1.6V。与非(NAND)电路115连接到电源电压VII，并且其输入端连接到节点n4和信号RSTb的线路，其输出端连接到节点n5。NOT电路116的输入端连接到节点n5，并且其输出端连接到信号EFA的线路。

图18是示出电熔丝电路215及其外围电路的配置示例的视图，图19是示出电熔丝电路的示例性写操作的时序图。电熔丝电路215对应于图17中的电熔丝电路。升压器电路和电平控制电路201升高电压并且控制电平以向多个单元电路203提供电压。电熔丝控制电路202向多个单元电路203输出信号RD、信号RSTb、信号EF-WRITE、信号EF-START、信号EF-CLK、信号EF-STRB。每个单元电路203包括触发器(FF)211、212、NAND电路213，以及NOT电路214和电熔丝电路215。多个单元电路203中的触发器211分别输入地址信号A0(零)至A2和有效信号VALID并且构成地址电阻器204。为了便于描述，描述3位地址信号A0(零)至A2的情形作为示例。有效信号VALID是指示是否验证与地址信号A0(零)至A2相对应的电熔丝的记忆内容的信号。例如，当不存在故障存储器单元并且不需要替换为冗余存储器单元时，则使有效信号VALID为低电平。多个单元电路203中的触发器212构成移位电阻器205。

在时刻t1之前，信号EF-STRB的脉冲被输入到触发器211的时钟端，并且地址信号A0(零)至A2分别被输入到触发器211的输入端。

将描述以下情形下的写示例，其中诸如低电平的地址信号A0(零)、高电平的地址信号A1、低电平的地址信号A2和高电平的有效信号VALID之类的信号被写入到电熔丝中。地址信号A0(零)的寄存器211输出低电平。地址信号A1的寄存器211输出高电平。地址信号A2的寄存器211输出低电平。有效信号VALID的寄存器211输出高电平。

在时刻t1以及时刻t1之后，时钟信号CLK变成具有恒定频率的时钟脉冲。信号EF-WRITE是与时钟EF-CLK具有相同周期的脉冲。在时刻t1，开始信号EF-START从高电平变为低电平。然后，移位电阻器212移动开始信号EF-START以将其输出到下一移位寄存器212。这样，地址信号A0(零)的电阻器212、地址信号A1的电阻器212、地址信号A2的电阻器212以及有效信号VALID的电阻器212分别输出移位后的脉冲。