[发明专利]电熔丝电路、存储器器件和电子部件有效
申请号: | 200710135774.5 | 申请日: | 2007-08-16 |
公开(公告)号: | CN101127245A | 公开(公告)日: | 2008-02-20 |
发明(设计)人: | 山口秀策 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G11C29/44 | 分类号: | G11C29/44;G11C17/18 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 赵淑萍 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电熔丝 电路 存储器 器件 电子 部件 | ||
1.一种电熔丝电路,包括:
构成电熔丝的电容器;
写电路,所述写电路通过根据写信号向所述电容器的两个端子之间施加电压来击穿所述电容器的绝缘膜;以及
预充电电路,其对所述电容器的端子进行预充电。
2.如权利要求1所述的电熔丝电路,
其中提供了多个群组,每个群组构成所述电容器和所述写电路,并且
其中,各个群组中的所述写电路分别在各不相同的定时根据所述写信号向所述电容器施加电压。
3.如权利要求2所述的电熔丝电路,
其中提供了多个群组,每个群组构成所述电容器和所述写电路,并且
其中,在各个群组中的所述写电路分别在各不相同的定时根据所述写信号向所述电容器施加电压期间,对所述电容器的端子执行预充电操作。
4.如权利要求1所述的电熔丝电路,
其中,在其他情况下,所述预充电电路根据预充电信号向所述电容器的第二端子施加预充电电势,以将所述电容器的第二端子置于浮空状态。
5.如权利要求4所述的电熔丝电路,
其中,所述预充电电路包括第一场效应晶体管,该第一场效应晶体管的漏极连接到所述电容器的端子,并且其源极连接到所述预充电电势。
6.如权利要求5所述的电熔丝电路,还包括连接在所述第一场效应晶体管的漏极和所述电容器的端子之间的第二场效应晶体管。
7.如权利要求4所述的电熔丝电路,
其中,所述写电路通过根据所述写信号向所述电容器的第一端子施加第一电势并向所述电容器的第二端子施加低于所述第一电势的第二电势来击穿所述电容器的绝缘膜。
8.如权利要求7所述的电熔丝电路,
其中,在其他情况下,所述写电路根据所述写信号向所述电容器的第二端子施加所述第二电势以将所述电容器的第二端子置于浮空状态。
9.如权利要求8所述的电熔丝电路,
其中,所述写电路包括第一场效应晶体管,该第一场效应晶体管的栅极连接到所述写信号,并且其源极连接到所述电容器的第二端子。
10.如权利要求4所述的电熔丝电路,还包括连接在所述第一场效应晶体管的漏极和所述电容器的第二端子之间的第二场效应晶体管。
11.如权利要求10所述的电熔丝电路,
其中,所述预充电电路包括第三场效应晶体管,该第三场效应晶体管的漏极经由所述第二场效应晶体管连接到所述电容器的第二端子,并且其源极连接到预充电电势。
12.一种存储器器件,包括:
如权利要求1所述的电熔丝电路;
包括多个存储器单元的正常存储器单元阵列;以及
包括用于替换所述正常单元阵列中的存储器单元的冗余存储器单元阵列;
其中,所述电熔丝电路中的电容器记忆所述正常存储器单元阵列中将被替换的存储器单元的地址。
13.一种包括如权利要求12所述的存储器器件的电子部件,所述存储器器件包括电熔丝电路、正常存储器单元阵列和冗余存储器单元阵列以及其中提供有所述电熔丝电路、所述正常存储器单元阵列和所述冗余存储器单元阵列的半导体存储器芯片,
其中,所述半导体存储器芯片被安装在封装中。
14.如权利要求13所述的电子部件,
其中,具有控制关于所述半导体存储器芯片的写电路的操作的存储器控制器的芯片与所述半导体存储器器件安装在同一封装中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710135774.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:无线符号的粗略时间估计系统和方法
- 下一篇:集成电路