[发明专利]半导体器件无脚封装结构及其封装工艺

说明书

技术领域

本发明涉及一种半导体器件无脚封装结构及其封装工艺属于半导体封装技术领域。

背景技术

传统的半导体器件芯片承载底座外露式无脚封装结构在设计时采用整片/整块金属片作为芯片承载底座(如图1)

这种芯片承载底座结构存在以下不足：

1、封装产品内易产生大量应力残留进而影响产品可靠性——封装体内的材质可以分为三大类：金属(铜、铁、镍等)、芯片(硅材质)以及塑封料。从材质的热膨胀系数角度看，芯片与塑封料热膨胀率相近，而金属的热膨胀率则远远高于芯片和塑封料。在高温环境下这种差异会加剧塑封体内的应力残留。而金属所占的比例越高，所需形变量就越大，大片金属块因受制于塑封体而无法产生较大的形变进而积累更多的应力，芯片表面所受应力也就越大，最终导致产品分层或功能失效。大片金属构成的芯片承载底座则正是增加了封装体内的金属比例。

2、芯片承载底座容易脱落，进而导致产品失效——这种整片而大块的金属结构与塑封料之间的结合面有限，因而结构强度较低；产品在进行表面反复贴装时，整块的芯片承载底座很容易因受力而被拔出塑封体，造成芯片承载底座脱落。

3、芯片承载底座的灵活性较低，难以适用于多种不同大小芯片的需求——这种块状的芯片承载底座尺寸固定，遇到相对较长、较宽或接近芯片承载底座尺寸的芯片时就必须更改框架的设计来配合，耗费成本和时间。

发明内容

本发明的目的在于克服上述不足，提供一种封装产品不会产生分层、芯片承载底座不会脱落、可以适用于大功率、高散热产品需求的半导体器件无脚封装结构及其封装工艺。

本发明的目的是这样实现的：一种半导体器件无脚封装结构，包括芯片承载底座、打线引脚承载底座、芯片、金属线以及塑封体，所述芯片承载底座、打线引脚承载底座、芯片和金属线被塑封体包覆，并使芯片承载底座和打线引脚承载底座的底部凸出于塑封体的底部，其特征在于：

所述芯片承载底座由两部分组成，一部分置于塑封体内，另一部分置于塑封体外，置于塑封体内的部分由多个独立的金属凸块构成，多个独立的金属凸块延伸至塑封体外部时则共同连接在一片完整的金属片上，外露的金属片呈托盘状承载住塑封体内的多个独立的金属凸块并凸出于塑封体底部，构成芯片承载底座的另一部分；

所述芯片置于芯片承载底座的金属凸块上。

本发明半导体器件无脚封装结构，所述凸出于塑封体底部的芯片承载底座的表面和打线引脚承载底座的表面均被金属层I包覆。

本发明半导体器件无脚封装结构，所述打线引脚承载底座的正面覆有金属层II。

本发明半导体器件无脚封装结构，所述芯片承载底座的多个独立的金属凸块中，部分或全部金属凸块的顶部覆有金属层III。

本发明半导体器件无脚封装工艺，包括以下步骤：

——取一片金属基板，

——在金属基板的正、背两面贴上掩膜，

——将金属基板正面的部分掩膜去除掉，

——对上道工序中去除掩膜的区域进行半蚀刻，在金属基板正面形成凹陷的半蚀刻区，同时相对初步形成凸点状的打线引脚承载底座以及芯片承载底座的多个独立的金属凸块，

——去除金属基板正面余下的掩膜和金属基板背面的掩膜，

——在去除掩膜的金属基板所有表面被覆上掩膜，

——去除打线引脚承载底座顶部和芯片承载底座的部分或全部金属凸块顶部的掩膜，用以露出后续需进行镀金属层的区域，

——在上道工序中去除掩膜的部分镀金属层，

——去除金属基板上余下的所有掩膜，

——在芯片承载底座的多个独立的金属凸块上进行芯片的植入，

——对已完成芯片植入作业的半成品进行打金属线作业，

——将已打线完成的半成品正面进行包封塑封体作业，并进行塑料包封后固化作业，

——在金属基板背面再次贴上掩膜，

——去除金属基板背面的部分掩膜，保留芯片承载底座背面和打线引脚承载底座背面的掩膜，以露出后续蚀刻所需的区域，

——在金属基板背面对不被掩膜覆盖的区域进行蚀刻，从而使芯片承载底座背面成整片金属凸出于塑封体底部，同时打线引脚承载底座背面也凸出于塑封体底部，

——去除金属基板背面余下的掩膜以利于后续的工艺作业，

——在凸出塑封体外部的芯片承载底座和打线引脚承载底座的表面镀上金属层，

——将塑封体正面贴上胶膜，