[发明专利]用于执行暗场双偶极子光刻(DDL)的方法及设备

说明书

技术领域

本发明提供一种形成用于双偶极子光刻的掩模的新颖的工艺，更具体地说，提供一种形成用于暗场双偶极子光刻工艺的掩模的方法。另外，本发明涉及一种采用光刻设备的器件制造方法，该光刻设备包括：用于提供辐射的投影光束的辐射系统；用于支撑分划板(reticle)、对投影光束进行构图的掩模台；用于支撑衬底的衬底台；以及用于将构图的投影光束投影到衬底的目标部分上的投影系统。

背景技术

优先权的要求

本专利申请以及由其产生的任何专利要求于2006年4月6日提交的、题为“Method For Performing Dark Field Double Dipole Lithography(DDL)”、申请号为60/789,560的美国临时专利申请的优先权，该专利申请的全部内容被结合于此以作参考。

发明背景

例如，在集成电路(IC)的制造中可以使用光刻投影设备(工具)。在这种情况下，掩模包含对应于IC的单层的电路图案，并且可以将该图案成像到衬底(硅晶片)上的目标部分(例如包括一个或多个管芯)上，该衬底已经用一层辐射敏感材料(光刻胶)涂覆。通常，单晶片将包含相邻目标部分的整个网络，借助于投影系统一次一个地依次照射这些相邻目标部分。在一种光刻投影设备中，通过一下子将整个掩模图案曝光到目标部分上来照射每个目标部分；这样的设备通常被称为晶片步进器。在通常称为步进扫描设备的一种替换设备中，通过在沿给定参考方向(“扫描”方向)的投影光束下逐渐扫描掩模图案，同时平行或反向平行于该方向同步扫描衬底台，来照射每个目标部分；通常，由于投影系统将具有放大因子M(通常<1)，因此扫描衬底台的速度V将是扫描掩模台的速度的M倍。可以收集如这里所述的关于光刻设备的更多信息，例如从在此被结合以作参考的US6，046,792中。

在利用光刻投影设备的制造过程中，将掩模图案成像到衬底上，该衬底至少由一层辐射敏感材料(光刻胶)部分地涂覆。在该成像步骤之前，衬底可经历各种工序，例如涂底漆、涂覆光刻胶和软烘烤。在曝光后，衬底可以经受其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和已成像特征(feature)的测量/检查。这组工序被用作对器件(例如IC)的各个层进行构图的基础。然后，这种构图层可经受各种处理，例如蚀刻、离子注入(掺杂)、喷镀金属、氧化、化学-机械抛光等，即打算完成一个单层的所有处理。如果需要几层，那么将对每一新层必须重复全部工序或其变型。最终，在衬底(晶片)上将存在一组器件。然后通过诸如切割或锯切之类的技术将这些器件彼此分开。此后，各个器件就可以被安装在载体上、连接到管脚上等。关于这种工艺的更多信息可从例如Peter van Zant的“Microchip Fabrication：A Practical Guide to Semiconductor processing”(第三版，McGraw Hill Publishing Co.，1997，ISBN 0-07-067250-4)一书中获得，该书被结合于此以作参考。

光刻工具可以是一种具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多级”器件中，可以并行使用附加台，或者可以在一个或多个台上完成准备步骤，同时一个或多个其它台被用于曝光。两级光刻工具例如在US 5,969，441和WO 98/40791中进行了描述，并且在此被结合以作参考。

上面提到的光刻掩模包括与将要集成到硅晶片上的电路部件对应的几何图案。用于创建这种掩模的图案是利用CAD(计算机辅助设计)程序生成的，这种工艺通常被称为EDA(电子设计自动化)。为了创建功能掩模，大多数CAD程序遵循一组预定的设计规则。通过加工和设计限制来制定这些规则。例如，设计规则限定电路器件(比如门、电容器等)或互连线之间的间隔容限，以便确保电路器件或线路不以不希望有的方式相互影响。

当然，集成电路制造的目的之一是(经由掩模)在晶片上如实地再现原始电路设计。另一目的是尽可能使用半导体晶片的大量资源(realestate)。然而，当集成电路的尺寸减小而其密度增大时，其相应掩模图案的CD(临界尺寸)接近光学曝光工具的分辨率极限。曝光工具的分辨率被定义为曝光工具可以重复地在晶片上曝光的最小特征。目前的曝光设备的分辨率值常常限制许多先进的IC电路设计的CD。