[发明专利]具铜线的半导体封装件及其打线方法

说明书

技术领域

本发明涉及一种具铜线的半导体封装件及其打线方法，特别是涉及一种以铜线电性连接承载件及接置于该承载件上的芯片的半导体封装件及用于该半导体封装件的打线方法。

背景技术

现有的半导体封装件，通常是使用金线(Au wire)将芯片电性连接至如导线架或基板的芯片承载件，这是因为金线与导线架焊结点(Finger)上的镀银层或基板焊结点上的镀镍/金(Ni/Au)层可产生良好的共晶，而确保金线与相对焊结点的焊接品质；但金质材料的焊线有价格昂贵的缺点，因此在焊线材料使用上，遂有以铜(Cu)质材料取代金(Au)质材料的趋势，但铜线(Cu wire)与导线架焊结点上的镀银层或基板焊结点上的镀镍/金(Ni/Au)层间并无法产生良好的共晶，遂会使铜线焊接至焊结点的缝接端(stitch end)发生短尾(short tail)现象，而造成焊接后残留在焊嘴外的铜线的线尾端(Tail end)不平整及其线尾长度不一的问题，致而影响到进行次一打线(wire bonding)前铜线的线尾端经烧球成型的焊球(Free Air Ball，FAB)，使所成型的焊球的大小无法均一。当焊球的大小无法均一时，即易造成焊球与芯片上的焊垫(Bond pad)焊接的共晶性不良而产生焊球脱落(ball lift)的问题。

换言之，如图3A所示，传统的金线(Au wire)30的缝接端300与基板31的焊结点310上的镀镍/金(Ni/Au)层可产生良好的共晶，故金线30与焊结点310间不致发生缝点脱落(stitch lift)的问题，且于打线完成后，该缝接端300亦不会产生短尾现象，使残留在焊嘴M上的金线30具有平整的线尾端301，而令线尾端301具有均一线尾长度h，故于进行后续的打线作业前的烧球时，均能成型出大小较为均一的焊球302，而能确保金线与焊结点间的焊接品质。而在使用铜线时，如第3B图所示，由于铜线30’与基板31’的焊结点310’上的镀镍/金(Ni/Au)层间不具良好的共晶性，铜线30’的缝接端300’于焊接至该焊结点310’后，该缝接端300’易形成短尾现象，而造成焊接后残留在焊嘴M’外的铜线30’的线尾端301’会产生不平整的状况及线尾长度h’不一的问题，遂使进行后续打线作业前的烧球时，产生的焊球302’的大小无法均一，而易造成焊接至芯片33’的焊垫330’上的焊球302’脱落(ball lift)。

为了解决上述问题，如图4所示，美国专利公开第20040072396号揭示于芯片42的焊垫421上植设一金质凸块43(Au Stud Bump)，以供铜线40的焊球402得以焊接于金质凸块43上，由于该两者能产生良好的共晶，故得提升铜线40与焊垫421的焊结信赖性，有效改善焊球402脱落(ball lift)问题。但是，如前所述，铜线40与导线架或基板41的焊结点411上的镀银层或镀镍/金(Ni/Au)层，仍无法产生良好的共晶，故铜线的缝接端400焊接至焊结点411上后仍存在有缝接点脱落(stitch lift)问题或短尾现象，亦会影响到后续焊球形成的尺寸均一性(已详述于前，故不另赘言)。

因此，如何提出一种半导体封装件及其打线方法，以解决铜线于芯片的焊垫上的焊球脱落(ball lift)问题，及于导线架或基板上焊结点的缝点脱落(stitch lift)问题，提升铜线的焊结信赖性，确为此相关领域所迫切待解的问题。

发明内容

本发明的一目的在于提供一种具铜线的半导体封装件及其打线方法，由植设与承载件的焊结点共晶良好的金质凸块，提升铜线于焊结点的焊着性(bondability)，藉以解决焊结点的缝点脱落(stitch lift)的问题。

本发明的另一目的在于提供一种具铜线的半导体封装件及其打线方法，由植设与承载件的焊结点共晶良好的金质凸块，藉以解决铜线于芯片的焊垫的焊球脱落(ball lift)的问题。

本发明的又一目的在于提供一种具铜线的半导体封装件及其打线方法，由植设与承载件的焊结点共晶良好的金质凸块，使焊接后残留在焊嘴外的铜线，具平整的线尾端，及均一的线尾长度，从而于进行次一打线前铜线的线尾端经烧球成型的焊球得大小均一，而毋需再于芯片的焊垫上植设金质凸块，铜线即可与芯片的焊垫形成良好的共晶。