[发明专利]具有变化沟道区界面的非易失性存储器

权利要求书

1.一种非易失性存储器单元集成电路，包含：

电荷捕捉结构，用来储存电荷以控制由该非易失性存储器单元集成电路储存的逻辑状态；

源极区与漏极区，以沟道区分离；以及

一个或多个介电结构，至少部分位于该电荷捕捉结构与该沟道区之间，并至少部分位于该电荷捕捉结构与栅极电压源之间，

其中界面分离该一个或多个介电结构的一部分以及该沟道区，该界面的第一端结束于该源极区的中间部分，且该界面的第二端结束于该漏极区的中间部分。

2.如权利要求1所述的电路，其中由于该源极区与该漏极区被举升离开该非易失性存储器单元集成电路的基板，使得该界面的该第一端结束于该源极区的中间部分，而该界面的该第二端结束于该漏极区的中间部分。

3.如权利要求1所述的电路，其中由于该沟道区凹入该非易失性存储器单元集成电路的基板，使得该界面的该第一端结束于该源极区的中间部分，而该界面的该第二端结束于该漏极区的中间部分。

4.如权利要求1所述的电路，其中该电荷捕捉结构储存一位。

5.如权利要求1所述的电路，其中该电荷捕捉结构储存多位。

6.如权利要求1所述的电路，其中至少部分位于该电荷捕捉结构与该沟道区之间的该介电结构包含：

下氧化硅层；

中间氮化硅层，位于该下氧化硅层上；以及

上氧化硅层，位于该中间氮化硅层上。

7.如权利要求6所述的电路，其中该下氧化硅层具有少于大约20埃的厚度、大约5至20埃的厚度或少于大约15埃的厚度。

8.如权利要求6所述的电路，其中该中间氮化硅层具有少于大约20埃的厚度或大约10至20埃的厚度。

9.如权利要求6所述的电路，其中该上氧化硅层具有少于大约20埃的厚度或大约15至20埃的厚度。

10.一种非易失性存储器单元集成电路的制造方法，包含以下步骤：

形成电荷捕捉结构来储存电荷，以控制由该非易失性存储器单元集成电路储存的逻辑状态；

形成由沟道区分离的源极区与漏极区；以及

形成一个或多个介电结构，所述一个或多个介电结构至少部分位于该电荷捕捉结构与该沟道区之间，且至少部分位于该电荷捕捉结构与栅极电压源之间，

其中界面分离所述一个或多个介电结构的一部分与该沟道区，该界面的第一端结束于该源极区的中间部分，且该界面的第二端结束于该漏极区的中间部分。

11.如权利要求10所述的方法，其中这些源极与漏极区的该形成步骤包含：

添加一层材料至该集成电路的基板，以使所述的源极与漏极区被举升离开该非易失性存储器单元集成电路的该基板。

12.如权利要求10所述的方法，还包含以下步骤；

在基板中形成沟槽，以使该电荷捕捉结构的该形成步骤与所述一个或多个介电结构的该形成步骤发生于该沟槽中。

13.如权利要求10所述的方法，其中该电荷捕捉结构储存一位。

14.如权利要求10所述的方法，其中该电荷捕捉结构储存多位。

15.如权利要求10所述的方法，其中至少部分位于该电荷捕捉结构与该沟道区之间的该介电结构的该形成步骤包含：

形成下氧化硅层；

形成中间氮化硅层于该下氧化硅层上；以及

形成上氧化硅层于该中间氮化硅层上。

16.如权利要求15所述的方法，其中该下氧化硅层具有少于大约20埃的厚度、大约5至20埃的厚度或少于大约15埃的厚度。

17.如权利要求15所述的方法，其中该中间氮化硅层具有少于大约20埃的厚度或大约10至20埃的厚度。

18.如权利要求15所述的方法，其中该上氧化硅层具有少于大约20埃的厚度或大约15至20埃的厚度。